Come usare al meglio memset in accoppiata con clockgen

[astaris]

Beh innanzitutto saluto il forum essendo il mio primo post, in effetti sono molto contento di postare su questo forum visto che sono un vekkio fan amd, anche se per forza di cose sono passato dall'altra parte

Ad ogni modo sotto richiesta di un utente qui molto importante riposto qui la guida per memset che ho già postato in un altro forum aggiornata con un esempio pratico di overclock...

In questa guida cercherò di entrare nel dettaglio sul significato dei timings nascosti che il chipset 975 permette di settare sulla memoria, ma che nella maggior parte dei casi non sono settabili da bios. Premetto che ho una scheda Asus P5W-DH, ma tutto quello che dirò è applicabile anche per le altre mobo con 975. Inoltre la maggior parte di quanto esposto in questo post vale anche per chipset 965.

 

Timings nascosti

Andiamo a descrivere i timings esposti dal programma (nota: sui timings più conosciuti andrò molto veloce visto che ci sono molte guide eccellenti in giro):

 

Cas Latency (tCL): è il ritardo in cicli di clock che deve trascorrere tra un comando di read e il primo fronte dello strobe dqs associato al primo dato in lettura.

Ras to Cas delay (tRCD): è il ritardo in cicli di clock che deve trascorrere tra l'attivazione di un banco di memoria e il primo comando di Read/Write diretto allo stesso banco.

Ras Precharge (tRP): è il ritardo in cicli di clock che deve trascorrere tra un comando di precharge e un comando di attivazione diretti allo stesso banco.

Precharge Delay (tRAS): è il ritardo in cicli di clock che deve trascorrere tra un comando di attivazione e un comando di precharge diretti allo stesso banco.

Refresh mode select (tREF): è il tempo misurato in micro secondi che deve trascorrere tra due comandi di refresh consecutivi diretti allo stesso banco. Questo timing è sempre settato by SPD e consiglio di non cambiarlo.

 

Ok tutti questi timings (a parte tREF) sono impostabili da bios su qualsiasi scheda madre decente e quindi non vanno variati usando questo programma. Oltretutto la variazione della cas latency sotto windows può portare al blocco del sistema.

Andiamo ora con i timings "nascosti":

 

Page Close Idle Timer: è il tempo in cicli di clock che deve trascorrere perchè una pagina di un banco non utilizzata sia chiusa. Lasciatelo a 16. Influenza impercettibilmente le prestazioni del sistema.

 

Refresh Cycle Time (tRFC): è il numero di cicli di clock durante i quali è attivo il segnale di refresh della Ram.

Per chips con densità pari 512 Mbits (quelli utilizzati in moduli dual rank da 1GB o in moduli single rank da 512 MB) il Refresh Cycle Time suggerito dalle specifiche è 105 ns, che corrispondono a 21 clock con frequenza DDR2 400 oppure 42 clocks con frequenza DDR2 800. Per calcolare il refresh time in cicli si può utilizzare la seguente formula:

tRFC=21*FSB*DRAM_RATIO/200

in cui FSB è la frequenza del front side bus (ad esempio 266 Mhz per Conroe) e DRAM_RATIO è il rapporto tra frequenza SDR della memoria (che vale 200 per DDR2 400) e frequenza FSB (ad esempio 3/2 per DDR2 800 con FSB =266),

Nota: questo timing influisce poco sulle prestazioni del sistema, ma può essere determinante nei riguardi della stabilità; consiglio quindi di impostarlo secondo specifiche.

 

Read Delay (tRD): è il ritardo in cicli di clock tra un comado di read a un banco di memoria e l'asserzione del segnale HDRDY sul FSB che praticamente predispone il processore alla ricezione dei dati in lettura. Il valore che suggerisce Intel per questo timing è 7, anche se i bios delle schede madri utilizzano valori anche più spinti. Ad esempio la P5W utilizza 6 in condizioni normali e 5 con hyperpath attivato. Questo timing ha una grande influenza sulla stabilità in condizioni di overclock del northbridge e una modesta influenza sulle prestazioni. Il mio consiglio è di impostarlo su 7 se si overclocca molto il chipset cercando di raggiungere elevati valori di FSB senza overvoltare l'MCH (ovvero il northbridge).

Nota: questo timing imposta una latenza interna del chipset e non è assolutamente influenzato dai moduli di memoria utilizzati.

 

Write to Precharge command (tWRP): è il ritardo in cicli di clock tra un comando di scrittura e un comando di precharge diretti allo stesso banco.

Tenendo conto che tra comando di scittura e il primo dato in scrittura devono passare CL-1 cicli di clock (infatti la write cas latency per ddr2 è sempre la cas latency CL meno uno), che i dati in scrittura sono BL/2 dove BL è il burst lenght (BL/2 perchè le operazioni in scrittura effettuate sul fronte di salita e di discesa del clock), che tra l'ultimo dato in scrittura e il comando di precharge devono passare tWR cicli di clock dove tWR è il write recovery time, abbiamo:

tWRP=tCL-1+BL/2+tWR

poichè BR è sepre 8, in definitiva:

tWRP=tCL+tWR+3

Ora il tWR suggerito è 4 per moduli DDR2 533 e 667, e 5 per moduli DDR2 800.

Quindi ad esempio se stiamo al di sopra di 800 Mhz con la memoria, con tCL=4, dalla formula precedente si evince che:

tWRP=4+5+3=12

 

Write to Read command (tWRC): è il ritardo in cicli di clock tra un comando di scrittura e un comando di lettura diretto allo stesso banco. Seguendo un ragionamento analogo a quello condotto per Write to Precharge delay otteniamo la seguente formula:

tWRC=tCL-1+tWTR+BL/2

da cui semplificando:

tWRC=tCL+tWTR+3

in cui tWTR è il write to read delay e dovrebbe valere 2 per DDR2 533 e 667, e 3 per DDR2 800.

Ad esempio considerando il caso precedente abbiamo:

tWRC=4+3+3=10

 

Read Write Turnaround (tRWT): Numero di cicli che devono trascorrere tra un comando di lettura e un comando di scrittura diretti a due rank diversi.

Questo ritardo esiste sempicemente per non far collidere i segnali sul bus della memoria. Detto TA il tempo di turn aroun per i segnali, abbiamo la seguente formula che si può ricavare sempre con lo stesso ragionamento:

tRWT=TA+1+BL/2

Sempificando abbiamo:

tRWT=TA+5

TA dipende da molti fattori (frequenza, piste, buffers memoria e mch...), tuttavia il valore suggerito da Intel è 3 e conseguentemente:

tRWT=8

Nota: Questo timing influenza poco o nulla le prestazioni, consiglio quindi di non variarlo.

 

Write Read Turnaround (tWRT): Numero di cicli che devono trascorrere tra un comando di scrittura e un comando di lettura diretti a due rank diversi.

Si ricava facilmente (ovvio chi è interessato me lo chieda e lo spiego, mò sto un pò scazzato per spiegare nei dettagli ):

tWRT=TA-1+BL/2

Semplificando:

tWRT=6

Nota: Vedi nota sopra....

 

Read to Precharge: Numero di cicli che devono trascorrere tra un comando di Read e un comando di Precharge diretti a due rank diversi.

Questo timing è di poca importanza e quindi lasciatelo al suo valore di default -> 4.

 

Memset e Clockgen

Ok, abbiamo visto come si settano i timings nascosti.

Adesso vediamo come overcloccare al massimo il nostro 975 con memset e clockgen sotto windows e come applicare i settings automaticamente ad ogni avvio di windows.

Ok, sotto windows lanciamo memset e impostiamo manualmente tutti i timings.

Supponiamo di voler arrivare a 400 Mhz di FSB con DRAM_RATIO=1 (modalità 1:1 ovvero DDR2 800 nell'esempio)

Supponiamo che le nostre memorie reggano i timings principali 4/4/4/12 (tCL/tRCD/tRP/tRAS).

Ebbene dalla formula di tRFC si ricava:

tRFC=21*400*1/200=42

mentre dalle formule di tWRP e tWRC si ricava 12 e 10 rispettivamente.

Quindi dobbiamo inserire i seguenti timings:

tRFC=42

tWRP=12

tWRC=10

tRD=7

tRWT=8

tWRT=6

Gli altri timings non li tocchiamo.

A questo punto cliccando sul pulsante apply applichiamo i timings che abbiamo appena cambiato.

Non ci resta che cliccare su save per salvare questi settaggi.

Memset creerà un file di configurazione memset.ini nella sua directory.

Ogni volta che memset sarà lanciato d'ora in poi applicherà automaticamente questi timings. Se si vogliono cambiare i timings bisogna cancellare il file memset.ini e ripetere la procedura.

Quindi per applicare automaticamente questi timings basta mettere memset in esecuzione automatica. E' opportuno inserirlo nel registro di configurazione per un motivo che sarà spiegato successivamente. Per far questo, lanciate notepad e incollate il seguente testo in corsivo:

Windows Registry Editor Version 5.00

 

[HKEY_LOCAL_MACHINESOFTWAREMicrosoftWindowsCurrentVersionRun]

"Memset"="C:\Memset\MemSet.exe"

Nell'esempio fatto memset si trova in c:memset, se si fosse trovato in d:Pincopallino ovviamente l'ultima riga sarebbe dovuta essere:

"Memset"="D:\Pincopallino\MemSet.exe"

Ok salviamo il file, cambiamo l'estensione in .reg, clicchiamo due volte sul file, rispondiamo sì e il gioco è fatto.

Ora passiamo a clockgen. Ho deto che volevamo impostare l'FSB a 400 Mhz, ma come? la risposta è appunto in clockgen.

Vediamo rapidamente come si usa.

 

Anzitutto dobbiamo impostare il PLL della nostra scheda madre come indicato sulla home di clockgen.

Ad esempio scrollando la pagina verso il basso vediamo che per la P5W-DH il PLL è l'ICS 954123. Clicchiamo sul pulsante setup e dal menu a tendina selezioniamo il PLL appropriato. Clicchiamo su read clocks e il gioco è fatto.

Se ora vogliamo variare l'FSB clicchiamo su PLL control: abbiamo due sliders.

Lo slider superiore regola l'FSB, quello inferiore la frequenza PCI-Express (che non ci interessa). Variamo quindi lo slider superiore fino a portarci a 400 FSB. Clicchiamo su apply selection: a questo punto il nuovo FSB sarà attivo.

Ora clicchiamo sul pulsante options e clicchiamo due volte sull'opzione apply current settings at startup. Ora andiamo sul desktop e creiamo un collegamento che possiamo chiamre ad esempio clockgen_apply. Ora andiamo sulle proprietà del collegamento e in destinazione inseriamo "ClockGen.exe" -i p=0, mentre in da inseriamo "" in cui è il percorso in cui si trova ClockGen.exe. A questo punto spostiamo questo collegamento in "esecuzione automatica" e abbiamo finito. Voi vi chiedete perchè tutto questo casino-->risposta: windows esegue prima i programmi che si trovano nella chiave run del registro di configurazione e poi i programmi che si trovano nella cartella esecuzione automatica. Così facendo noi facciamo prima eseguire memset e poi clockgen, che è la soluzione migliore. L'operazione inversa potrebbe portare al blocco del computer. Da notare che clockgen salva i suoi files di configurazione (clockgen.ini e cg0.cgp) nella cartella temp di windows (variabile di ambiente temp). Quindi se fate pulizia sovente, preservate questi due files

 

Grande vantaggio dell'overclock da windows con clockgen:

come sappiamo quando overclokkiamo il sistema da bios (variando la frequenza FSB), ogni reset della scheda richiede lo spegnimento temporaneo del sistema: questo è un limite del chipset 975 che richiede questa procedura per la corretta reinizializzazione del northbridge in condizioni di overclock.

Questo fastidio può essere eliminato se l'overclock viene eseguito in windows all'avvio con la procedura esposta sopra. In pratica nel bios si setta il FSB a 266 e l'overclock viene effettuato sotto windows con memset e clockgen.

 

Guida overclock:

Ok, vogliamo ora trovare sotto windows il limite di FSB a cui possiamo arrivare con i settaggi correnti. Con i settaggi correnti intendo:

1) Tensione del processore

2) Tensione del northbridge

3) Tensione della memoria

4) DRAM_RATIO (inteso sempre come DDR_freq/FSB dove con DDR_freq intendo la frequenza base della DDR, ad esempio 200 Mhz per DDR400)

Osservo che solitamente si usa (anche nei bios delle schede madri) la convenzione "reciproca", vale a dire DRAM_RATIO=FSB/DDR_freq.

5) Moltiplicatore del processore

Ovviamente ci sono molti altri settaggi nel bios, suppongo però che siano stati settati in maniera ottimale...come? Beh questo lo spiego nel post successivo

Una necessaria premessa: questo è uno dei tanti modi per capire fino a quanto spingere il sistema, e non è certo il migliore, quindi sono aperto ad aspre critiche.

Ovviamente suppongo che nei settaggi di partenza il sistema, come si suol dire, sia rock solid.

Ok la procedura si articola in steps:

1) Aumentiamo il tRFC di 1 con memset (nota: suppongo che tutti i timings siano stati settati già come descritto più sopra).

2) Aumentiamo l'FSB di 200/(21*DRAM_RATIO) approssimando il risultato per eccesso con clockgen

3) Lanciamo un dual superpi 8M (nota 8M è un buon compromesso tra accuratezza della procedura e velocità, se si sale con la complessità la procedura è più accurata ma più lenta)

Ripetiamo 1:3 fin quando non abbiamo errore. A questo punto lanciamo orthos con l'opzione smal fft. Due sono i casi:

1) Errore entro dieci minuti -> la causa dell'errore è il processore -> aumentare la tensione del processore e ripetere la procedura allo stesso FSB

2) Nessun errore -> la causa dell'errore di superpi è la memoria o il northbridge

Dobbiamo scoprire se è stato il northbridge o la memoria.

Il modo più veloce per scoprirlo è aumentare la tensione del northbridge. A questo punto abbiamo due possibilità ripetendo la procedura allo stesso FSB:

2_1) SuperPi non dà errore: questo conferma che la cause dell'errore era il northbridge -> continuare ad aumentare l'FSB con la legge proposta.

2_2) SuperPi dà errore: la causa dell'errore è allora la memoria. Ci sono tre modi per ovviare:

1) diminuire DRAM_RATIO

2) rilassare i timings (partendo da tRCD)

3) aumentare la tensione della memoria

La migliore soluzione dipende dai casi. Diminuire DRAM_RATIO sotto 1 significherebbe una sconfitta ( ), rilassare i timings resta l'unica soluzione se già si è arrivati a livelli critici di tensione, in caso contrario non ci resta che aumentare la tensione della memoria e continuare con la procedura.

Ok supponiamo di arrivare all'FSB limite. Ora dobbiamo trovare l'FSB in cui il sistema è rock solid. Semplice: diminuiamo l'FSB di 100/(21*DRAM_RATIO) con clockgen e avviamo orthos in blend mode: a questo punto con ci resta che aspettare e sperare, infatti qui dipende da cosa ciascuno intende per rock solid, per me è 6 ore di orthos, per qualcun altro orthos overnight, per qualcun altro ancora superpi 1M

Un'ultima nota su DRAM_RATIO: alcuni valori settano il chipset strap a 800 e vanno assolutamente evitati, quali valori? 4/3, 5/3 e 2.

[principino1984]

grazie mille, ti sono grato per aver postato la tua guida anche qui! Penso che sarà utile a molte persone!

 

Grazie ancora!

 

Marco

[astaris]

grazie mille, ti sono grato per aver postato la tua guida anche qui! Penso che sarà utile a molte persone!

 

Grazie ancora!

 

Marco

Beh figurati, sono molto contento che la guida sia stata apprezzata.

Il fatto è che sto a casa con l'influenza e tra una partita a gothic 3 e un'altra partita a gothic 3 mi sono deciso a scrivere 'sto mattone....

[megthebest]

bella presentazione astaris ..... e benvenuto tra noi

 

ciao

Max

[Deos]

Però bellissima guida :clap:

 

Complimenti e benvenuto nel forum

 

Deos

[astaris]

Grazie a tutti per i complimenti

Cmq ho aggiunto la sezione "Grande vantaggio dell'overclock da windows con clockgen" e fatto un pò d'ordine.

[v_parrello]

Astaris,

anzitutto benvenuto nel forum e grazie per il tuo utilissimo e competente (come al solito) contributo!

 

Ragazzi Astaris è un grande e se continuerà a postare nel forum avremo il piacere di avere molte esaurienti e competenti spiegazioni!

 

Ciao,

Vincenzo

[principino1984]

Astaris,

anzitutto benvenuto nel forum e grazie per il tuo utilissimo e competente (come al solito) contributo!

 

Ragazzi Astaris è un grande e se continuerà a postare nel forum avremo il piacere di avere molte esaurienti e competenti spiegazioni!

 

Ciao,

Vincenzo

 

Eh, me ne sn accorto appena ho letto il link postato da dj883u2, ed è per quello che gli ho mandato al volo un pm pregandolo di postare questa guida anche da noi...ci ha fatto questa enorme gentilezza portando questo forum a livelli di competenza sempre maggiori, e spero vivamente che continui a postare qui!!!

 

Marco

[astaris]

Ragazzi vi ringrazio per tutti i complimenti....

Ora sono alle prese con un'analisi dettagliata dei registri di configurazione del mch, ma per ora non ho scoperto niente di nuovo di quello che già sapevo, a parte un comportamento "strano".....

Beh domani vi aggiorno sui dettagli, mò so troppo stanco.

[principino1984]

Ragazzi vi ringrazio per tutti i complimenti....

Ora sono alle prese con un'analisi dettagliata dei registri di configurazione del mch, ma per ora non ho scoperto niente di nuovo di quello che già sapevo, a parte un comportamento "strano".....

Beh domani vi aggiorno sui dettagli, mò so troppo stanco.

 

ragazzo ...questi tuoi discorsi sono come canfora nel naso di un pugile!!! voglio sapere tuttoooo!!!

 

Marco

[astaris]

ragazzo ...questi tuoi discorsi sono come canfora nel naso di un pugile!!! voglio sapere tuttoooo!!!

 

Marco

Ok ora vi aggiorno visto che a lavoro mi sono procurato un pò di pausa cazzeggio

Allora, come ho scritto nella sezione "Grande vantaggio dell'overclock da windows con clockgen" pensavo che con clockgen e memset si potesse overcloccare direttamente da default, passando ad esempio da 266 a 400.

Premetto che normalmente io booto a 333 e quindi in automatico passo a 380 con la procedura descritta nella guida (in realtà posso arivare fino a 430, ma preferisco tenere il processore a 1.4 V). Ok forte della teoria e della pratica , ho deciso di provarla questa cosa, così ho bootato a 266, ho aggiornato i timings con memset e con clockgen ho applicato il setting giornaliero, vale a dire 380 di FSB...con mia grande sorpresa il sistema si è freezato, poco male ho pensato, sono ripartito a 266, ho lanciato memset e questa volta ho settato 333 di FSB e...il sistema si è ancora bloccato. Da notare che io ho tutte le tensioni settate in manuale, quindi non è un problema di bios che aggiorna le tensioni con l'aumentare del FSB. Quindi ho concluso che il problema risiede per forza di cose nella configurazione del memory controller hub (mch d'ora in poi), vale a dire nella variazione di qualche setting nascosto che neanche memset mostra a noi poveri mortali. Ok non mi sono certo avvilito. Ho infatto dumpato tutti i registri del mch e ho annotato le differenze che ci sono tra un boot a 266 FSB e un boot a 333 FSB. Prima di andare avanti devo prima spiegare cosa è l'mchbar. Questo lo faccio nel seguente post, per non incasinare troppo la discussione.

[astaris]

L' Mchbar è l'insieme dei registri di configurazione del memory controller hub, dove tra l'altro ci sono i timings nascosti che memset permette di impostare.

Questi registri si trovano per il 975 agli indirizzi compresi tra FED14000 e FED14FFF. Ogni indirizzo di memoria fa riferimento a un registro ad 8 bits, si tratta quindi di 4096 registri ad 8 bits (infatti in esadecimale FFF corrisponde a 4095 in decimale, contando anche l'indirizzo 000 arriviamo a 4096).

Normalmente si fa riferimento a un registro non con l'indirizzo assoluto ma con un indirizzo relativo (offset) rispetto all'indirizzo di partenza (in questo caso FED14000). Quindi se io dico vai al registro del mch ad offset E08, intendo dire vai al registro del mch che ha l'indirizzo FED14E08. Normalmente si mette alla fine h per indicare che si usa la notazione esadecimale, quindi E08 in realtà si trova come E08h. Inoltre quando si fa riferimento a un registro, si deve specificare in che modalità si deve leggere, ad esempio 8 bits o 32 bits. Faccio un esempio: se dico cosa c'e' all'offset E08h in modalità 8 bits, allora mi interessa solo la locazione E08h, se dico invece cosa c'e' all'offset E08h in modalità 32 bits, allora mi interessano le locazioni E08h, E09h, E0Ah e E0Bh, che appunto forniscono 4*8=32 bits.

Bene, fatta questa premessa, ho scoperto che nel passaggio tra un boot a 266 e un boot a 333, variano solo le seguenti locazioni (lette in modalità 32 bits):

410h

428h

498h

C00h

Quindi ho ristretto il tutto solo a 4 locazioni, escludendone alcune che variano per altri motivi. Vediamo cosa c'e' in questi registri:

410h -> Group 1 Strength Control

Questo è un settaggio che ha a che fare con il drive strenght di qualche bus, devo ancora capire quale però visto che di questi gruppi ce ne sono 8.

Posso fare solo un'ipotesi: il controller della memoria a 128 bits è capace di pilotare con "strenght" differente gruppi di segnali a 16 bits e quindi 8 gruppi di segnali, ma sta cosa la devo approfondire.

428h-> Group 4 Strength Control

498h-> Group 8 Strength Control

La cosa strana è che solo tre gruppi variano, mentre gli altri 5 rimangono uguali nei settaggi di questi registri di configurazione.

Andiamo avanti perchè qui c'e' il registro di configurazione più interessante:

C00h->Strap setting and memory ratio setting

Avete capito bene questo regisro setta lo strap e i divisori della memoria.

Continuo nel post successivo perkè questo registro merita un "trattamento" a parte.

[astaris]

In base a quello che ho detto C00h si compone di 4 byte. Scriviamolo per comodità nel seguente modo:

C03h-------C02h-------C01h-------C00h

b1---------x------------x----------b0

Come potete osservare nelle locazioni C02h e C01h ho messo una x, in quanto queste locazioni non fanno assolutamente niente.

Vediamo invece la locazione C00h dove c'e' il byte b0, che invece fa molte cose...

Prima però vi devo dare una rinfrescata sul chipset strap. Come ho postato tempo fa in un altro foro sulla base di rielaborazioni delle teoria di tony postata su xtremesystems, la frequenza del northbridge si può calcolare come:

freq_north=FSB*north_multi

dove north_multi è il moltiplicatore che consente di passare dalla frequenza del FSB alla frequenza del nothbridge.

north_multi dipende dal chipset strap e in particolare abbiamo:

533 FSB_strap -> north_multi = 3

800 FSB_strap -> north_multi = 2

1066 FSB_strap -> north_multi = 3/2

1033 FSB_strap -> north_multi = 6/5

La frequenza delle memoria è invece fornita dalla relazione:

Ram_freq=2*FSB_freq*north_multi/mem_div

mem_div può assumere i seguenti valori:

2

3/2

6/5

1

Quindi vedete come per ogni strap abbiamo quattro possibili mem_div e quindi quattro possibili mem_ratio, vale a dire quattro possibili rapporti tra frequenza di FSB e frequenza delle memorie.

Ora northmulti e mem_div sono codificati in C00h.

Sconponiamo b0 in due quartetti di bits, che possiamo chiamare b0H (quartetto alto) e b0L (quartetto basso).

Quindi abbiamo:

b0=b0H:b0L

Ora b0h setta mem_div:

b0H------mem_div

1--------2

2--------3/2

3--------6/5

4--------1

b0L setta invece lo strap, ovvero north_multi

b0L-------strap

0---------1066

1---------533

2---------800

3---------1333 (questo lo devo ancora confermare)

Passiamo ora a C03h, ovvero a b1...ebbene la chiave del problema che ho riscontrato sono quasi certo che sta tutta qui.

Infatti passando da 266 a 333, b1 è passato da 0 a 1. ma purtroppoho ancora troppo pochi elementi per capire che kakkio fa b1, ed ovviamente è un registro "Intel Reserved"

Quindi dobbiamo cercare di capire assieme cosa fa, ed è qui che chiedo l'aiuto del foro, o meglio di tutte le persone che hanno un chipset 975 e sono desiderose di apprendere...infatti ci sarebero molte prove da fare e da solo ci metterei troppo tempo...

Quello che propongo è questo:

bigognerebbe fare un dump del mchbar ai seguenti settaggi:

FSB

133

166

200

233

266

300

333

366

e per ogni FSB bisogna fare il dump con tutti i divisori della memoria disponibili da bios. Ad esempio a 266 va fatto un dump con DDR 400, un dump a DDR 533 e così via. Notate però che alcuni divisori della memoria settano lo strap in maniera più aggressiva e quindi il sistema potrebbe non bootare con quei settaggi.

Ok ora mi chiederete come kakkio lo facciamo questo dump?

Semplice: scaricate questo prog fatto dal solito felix, eseguitelo, cliccate su mchbar.txt. Il prog salva il file mchbar.txt nella sua dir, voi lo rinominate nel seguente modo:

FSB_DDRfreq.txt

in cui mettete al posto di FSB la frequenza FSB a cui avete fatto il dump e al posto di DDRfreq la frequenza della memoria.

Quindi se ad esempio faccio un dump a 266 in modalità 1:1, il dump lo chiamo: 266_533.txt.

A questo punto mi spedite i files e io ci lavoro sopra.

Ovvio che ci dobbiamo organizzare, del tipo ci dividiamo gli FSB, poi a chi è interessato do l'indirizzo e-mail si intende. Se poi qualcuno ha un intel bad axe, che può selezionare lo strap 1333 FSB da bios, beh allora non può non partecipare a questa cosa

Ora è davvero tutto....

[v_parrello]

Astaris,

io ci sto, a partire da lunedì ci posso lavorare su.

Pero' due domande:

- basta avere una scheda con chipset 975 oppure bisogna avere per forza una P5WDH, cioè in altre parole non è che il settaggio di questi registri (tutti o qualcuno) cambia in funzione della scheda madre?

- adesso per il chipset 975 ci sono due revision penso che faccia differenza a seconda con quale revison si faccia il dump o mi sbaglio?

 

Ciao,

Vincenzo

[astaris]

Astaris,

io ci sto, a partire da lunedì ci posso lavorare su.

Pero' due domande:

- basta avere una scheda con chipset 975 oppure bisogna avere per forza una P5WDH, cioè in altre parole non è che il settaggio di questi registri (tutti o qualcuno) cambia in funzione della scheda madre?

- adesso per il chipset 975 ci sono due revision penso che faccia differenza a seconda con quale revison si faccia il dump o mi sbaglio?

 

Ciao,

Vincenzo

Basta avere un chipset 975. Sicuramente alcuni settaggi cambiano, ma quelli che mi interessano sono indipendenti da scheda madre. Cmq è opportuno naturalmente che quando mi inviate il dump mi dite con quale mobo è stato generato.

Per il discorso delle revisioni, ho visto i datasheets e non dovrebbe cambiare nulla per l'mchbar.

Mi piacerebbe fare lo stesso per il 965, ma purtroppo (purtroppo perkè non posso svariare anche sul 965 ) penso che mi terrò il 975 fino al prossimo rebuilding completo.

Cmq grazie per la collaborazione.

Vediamo se c'e' qualcun altro che aderisce...in caso contrario ci spartiamo il lavoro

[principino1984]

non posso non essere presente, lunedì mi arriva la p5w64 e spero finalmente il mio e6700es... tu dimmi quello che devo fare ...e io lo faccio

 

Marco

[principino1984]

ho appena finito di leggere... beh hai fatto un gran bel lavoro non c'è che dire. Sono riuscito a capire tutto quanto quello che hai scritto, quindi penso chiunque lo potrà capire. Ma quindi prendiamo la parte che più mi interessa:

 

b0L setta invece lo strap, ovvero north_multi

b0L-------strap

0---------1066

1---------533

2---------800

3---------1333 (questo lo devo ancora confermare)

 

questi valori sono quelli che noi impostiamo quando entriamo nel bios?

Quel 1333 messo al posto 3 nn lo capisco però... ci vorrebbe un dump di qualcuno che ha la intel badaxe che è l'unica mobo che permette di variare lo strap a 1333.

 

Tu che pensi che faccia il B1? hai già qualche idea in testa?

 

Marco

[astaris]

ho appena finito di leggere... beh hai fatto un gran bel lavoro non c'è che dire. Sono riuscito a capire tutto quanto quello che hai scritto, quindi penso chiunque lo potrà capire. Ma quindi prendiamo la parte che più mi interessa:

 

b0L setta invece lo strap, ovvero north_multi

b0L-------strap

0---------1066

1---------533

2---------800

3---------1333 (questo lo devo ancora confermare)

 

questi valori sono quelli che noi impostiamo quando entriamo nel bios?

Quel 1333 messo al posto 3 nn lo capisco però... ci vorrebbe un dump di qualcuno che ha la intel badaxe che è l'unica mobo che permette di variare lo strap a 1333.

 

Tu che pensi che faccia il B1? hai già qualche idea in testa?

 

Marco

Beh quei valori l'imposta il bios in funzione di diversi fattori. Anzitutto l'FSB. Infatti se impostiamo l'FSB a 266, con divisori della memoria 1:1, il bios setta lo strap a 1066. Se impostiamo 200 di FSB, con divisori della memoria sempre 1:1, il bios setta lo strap a 800 e così via. Come vedi ho tenuto a precisare il divisore 1:1. Questo perchè come ho detto prima il divisore della memoria dipende da due fattori: north_multi e mem_div. Ora noi abbiamo solo 4 mem_div. Invece se fai caso la asus P5W a 266 FSB ti permette di selezionare 7 divisori della memoria, ma come? semplice variando north_multi e quindi lo strap, in pratica tre divisori settano lo strap a 800 overcloccando il north. In pratica per capire ogni divisore della memoria quale strap seleziona basta rifarsi alla seguente tabella che ho già postato in altro foro:

533_Chipset strap--------------------Ram_multi

-------------------------------------3/2**

-------------------------------------2***

-------------------------------------5/2

-------------------------------------3

800_Chipset strap--------------------Ram_multi

-------------------------------------1 (1:1)*

-------------------------------------4/3

-------------------------------------5/3

-------------------------------------2***

1066_Chipset strap-------------------Ram_multi

-------------------------------------3/4

-------------------------------------1 (1:1)*

-------------------------------------5/4

-------------------------------------3/2**

1333_Chipset strap-------------------Ram_multi

-------------------------------------3/5

-------------------------------------4/5

-------------------------------------1 (1:1)*

-------------------------------------6/5

Dove qui viene evidenziato il ram_multi, il divisore è evidentemente il reciproco. Così per esempio se stai a 133 FSB e selezioni il divisore della memoria 2/3 (ram_multi 3/2 nella tabella), allora il bios potrebbe mettere lo strap a 533 o a 1066, ovviamente lo mette a 533, perchè 1066 a 133 di fsb non avrebbe alcun senso. Invece se stai a 200 di fsb e selezioni un divisore pari a 2/5 (ram_multi 5/2 nella tabella), ammesso che il bios ti dia quest'opzione, allora il bios per forza di cose mette lo strap a 533, overcloccando di fatto il northbridge. Infatti lo strap a 533 setta north_multi a 3, e quindi il north girerebbe a 200*3=600 Mhz, che sono 200 mhz di overclock rispetto alla freq di default. Per questo ho detto okkio che settando alcuni divisori potete overcloccare eccessivamente il north e il sistema potrebbe non bootare. A parte questo discorso c'e' poi il fatto che il bios rende solo alcuni straps dipsonibili in determinati range di frequenze. Ad esempio come sappiamo la p5b a partire da 401 di fsb forza lo strap a 1333, limitando di fatto quindi i divisori disponibili.

[astaris]

Per quanto riguarda b1...beh ancora non ho le idee chiare, ci vogliono i test qui e molta deduzione.

[DjRudy]

astaris sei un grande....!!!

 

non ho + parole!!!!

[astaris]

Giusto per completare quella tabella, metto questa tabella dove faccio vedere la corrispondeza tra frequenza DDR e chipset strap per valori notevoli del FSB. Questa tabella vale per la p5w, ma analoghe sono le tabelle per le altre mobo, magari con qualche divisore in meno o in più a seconda dei casi:

FSB 133

DDR2 400 -> Chipset strap 533

DDR2 533 -> Chipset strap 533

FSB 200

DDR2 400 -> Chipset strap 800

DDR2 533 -> Chipset strap 800

DDR2 600 -> Chipset strap 533

DDR2 667 -> Chipset strap 800

DDR2 800 -> Chipset strap 800

Come vedete il terzo dram-ratio overclocca il north

FSB266

DDR2 400 -> Chipset strap 1066

DDR2 533 -> Chipset strap 1066

DDR2 667 -> Chipset strap 1066

DDR2 711 -> Chipset strap 800

DDR2 800 -> Chipset strap 1066

DDR2 889 -> Chipset strap 800

DDR2 1067 -> Chipset strap 800

Qui il quarto, sesto e settimo overcloccano il northbridge.

Il passaggio tra i divisori strap 533 e quelli strap 800 avviene a 148 Mhz, quello tra i divisori strap 800 e strap 1066 avviene a 220 Mhz di FSB.

Inoltre potete vedere come il rapporto tra massimo valore delle frequenza ddr e il valore dell'fsb è sempre 4. In effetti a fsb 133 ci sono altri due divisori che il bios non fa selezionare. Questi divisori fornirebbero un valore maggiore di quattro.

Inizio quindi a sospettare che per motivi di bufferizzazione dei dati in arrivo dalla memoria, la frequenza di pilotaggio della memoria non può superare il doppio della frequenza fsb.

[dj883u2]

Ottima guida!

Complimenti.

Bella iniziativa, io ci sono.

Ciao;)

[rido12001]

ragazzi io ho una p5w dh se luxe con memorie cm2x1024-8500c5 della corsair ho impostato in procio(e6700)a 3304 mhz con voltaggio di 1,525 ..fsb e di 1321 hho messo i timing 4 4 4 4 fsb:dram2:3frequenza 495,7 mgz ...lememorie hanno un voltaggio di 2,40 mi dite dove sbaglio perche confrontandomi con i bank non ho prestazioni che meritano queste memorie ..appena vado attono ai 1000 mgz il sistema diventa instabile cosa fare .. grazie come imposto i timing e lafrequenza?

[astaris]

ragazzi io ho una p5w dh se luxe con memorie cm2x1024-8500c5 della corsair ho impostato in procio(e6700)a 3304 mhz con voltaggio di 1,525 ..fsb e di 1321 hho messo i timing 4 4 4 4 fsb:dram2:3frequenza 495,7 mgz ...lememorie hanno un voltaggio di 2,40 mi dite dove sbaglio perche confrontandomi con i bank non ho prestazioni che meritano queste memorie ..appena vado attono ai 1000 mgz il sistema diventa instabile cosa fare .. grazie come imposto i timing e lafrequenza?

Anzitutto prova ad aumentare Trfc e Trd con memset: metti Trfc a 52 e Trd a 7. Inoltre assicurati che nel bios hyperpath3, c1e e speedstep siano disabilitati. Inoltre quelle memorie volgiono 2.2 V, a 5-5-5, quindi imposta questi timings e tensione. Quando hai verificato che arrivi alla frequenza dichiarata, allora puoi provare a spingerle di più. Per overcloccare da windows segui la guida postata in prima pagina. Cmq la tensione sul processore sembra eccessiva per 3.3 Ghz.

[lupacchiotto]

Davvero complimenti per l'ottima guida..ce ne sono davvero tante di cose che non so