Search the Community
Showing results for tags 'double data rate'.
-
con l'uscita delle DDR3 avevo bisogno di farmi un po' di chiarezza, visto che non si parla molto spesso delle differenze tra questi standard e di quali sono le effettive frequenze di lavoro. i primi dubbi mi sono sorti con cpu-z che come noto rileva metà della frequenza dichiarata delle ram se le nostre ram stanno lavorando a ddr2-800 in cpu-z viene rilevata la frequenza di 400mhz. cosa analoga per ddr e ddr3 Ciò accomuna tutti e tre gli standard e fa riferimento alla sigla DDR che sta per Double Data Rate. Il double data rate non è altro che un sistema che sfrutta entrambi i fronti (quello di salita e quello di discesa) di un ciclo di clock per trasmettere informazione tra le ram e il chipset (o meglio il memory controller che in alcuni casi si trova nella cpu come in amd e nei futuri nehalem). Quindi se il nostro banco sta lavorando a ddr2-800 (questi valori sono di solito impostabili da bios) il clock di comunicazione tra ram e MCH (memory controller hub) avrà una frequenza di 400mhz. Quindi gli 800 MHz delle ram non sono in realtà Megahertz ma MegaTransfer al secondo (MT/s), ossia bit trasmessi in un secondo per ogni pista del bus. Questo spiega che cpu-z rileva l'effettiva frequenza di clock ossia metà della "sigla". I bus memoria-MCH sono a 64bit ossia hanno 64 "piste" o collegamenti, da cui possiamo ricavare la banda passante o la velocità di trasferimento teorica delle ram: B=800MT/s*64bit=21,200Mbit/s poichè 8bit =1byte B=21200/8=6400 MB/s che è anche l'altra sigla che contraddistingue le DDR2-800: PC2-6400 Tutto ciò vale anche per DDR e DDR3 se non per il fatto che le sigle iniziano per PC-XXXX e PC3-XXXX Facciamo un esempio: le ddr400 sono anche chiamate PC-3200 e le ddr3-1333 sono chiamate PC3-10600 (arrotondando 10664) Cosa cambia dunque tra ddr ddr2 e ddr3 a parte la frequenza di I/O tra ram e MCH? Ciò che cambia è l'architettura interna dei moduli di memoria. Infatti mentre la frequenza di lavoro dei chip delle DDR è pari a quella di I/O del bus memorie-MCH, la frequenza interna dei chip delle DDR2 è pari alla metà di quella di I/O. Ciò è possibile suddividendo il lavoro per ogni ciclo di clok su due chip differenti in modo che uno sfrutta il fronte di salita e l'altro, sfrutta quello di discesa. La suddivisione viene realizzata con una specie di multiplexer e un buffer di prefetch che hanno l'immancabile inconveniente di aumentare le frequenze. Questo ha comunque permesso di aumentare le prestazioni delle ram poichè le frequenze di I/O sono maggiori a scapito di un aumento delle latenze. Con il passare del tempo e della tecnologia le latenze sono state ridotte e la frequenza di lavoro dei chip incrementata. Quando non è più stato possibile innalzare la frequenza di lavoro interna è stato sviluppato il nuovo standard DDR3 che non ha fatto altro che duplicare ciò che era stato già fatto per le DDR2. I dati su 4 fronti di clock consecutivi vengono suddivisisu 4 chip differenti in modo che la frequenza di lavoro interna sia un quarto di quella di I/O. Ciò implica un ulteriore multiplexer + interno con ulteriore buffer e quindi ulteriore aumento delle latenze rispetto alle ddr3. Ovviamente a parità di frequeza di chip interna, la frequenza di I/O è doppia rispetto alle DDR2 con latenze aumentate di circa il 50%. Questa parte dell'architetture interna mi è stata spiegata dal mio professore di sistemi di misura distribuiti e ve l'ho riferita così come l'ho capita, in rete di questo non si trova moltissimo ma comunque ho trovato conferma del fatto che la frequenza interna delle ddr2 sia la metà e quella delle ddr3 sia 1/4. La prima parte è invece presente anche su wiki. Per finire qualche accenno sul dual channel il cui significato probabilmente è stato spesso confuso con quello di Double Data Rate. Il dual channel è una configurazione che permette di accedere contemporaneamente a due periferiche (o alla cpu stessa) ai moduli di memoria a patto che essi siano costituita da coppie di moduli uguali. Non mi è ben chiaro in che modo ciò è realizzato, se non sbaglio comunque in linea di principio, mentre uno dei due moduli è sfruttato per trasmettere dati in lettura, l'altro è utilizzato in scrittura, duplicando in teoria l'I/O tra ram e MCH. In pratica i vantaggi del dual channel sono ridotti a piccoli incrementi percentuale nelle comuni applicazioni. Con l'avvento dell'architettura nehale mverrà introdotto il triple channel che vedrà 3 canali virtuali invece di 2 a patto di utilizzare tre banchi di memoria uguali. Viene da chiedersi se ciò porterà a qualche beneficio visto che già è poco sfruttato il dual channel. L'utilizzo di un memory controller integrato nella cpu nell'architettura nehalem potrebbe però cambiare le carte in tavola, quindi aspettiamo i primi test per capire gli effettivi benefici. Questo è tutto ciò che so. Se avete qualche cosa da aggiungere o modificare su questa mini-guida, sarò felice di farlo. Magari mi piacerebbe chiarire qualcosa sui divisori nel chipset anche se so che è un argomento piuttosto ostico ricordando i guai tra chipset 965 e 975...
- 11 replies