Slime Posted August 21, 2010 Share Posted August 21, 2010 Resta la curiosità della seconda domanda! L'approccio "MHz per MHz" di incremento del BLCK fallisce nel caso ci siano "isole" di instabilità (vi ricorderete del P965 e degli strap!) perchè se la trovi poi magari per un decine di valori successivi il sistema non boota.....esci dall'isola e poi i PLL fanno rifunzionare tutto Non credo. Rispetto al bus quad pumped adesso è cambiato tutto... Non esiste più fsb, controller di memoria integrato nella cpu, bus passato da parallelo a seriale... Quote Link to comment Share on other sites More sharing options...
lowenz Posted August 21, 2010 Author Share Posted August 21, 2010 Non credo. Rispetto al bus quad pumped adesso è cambiato tutto... Non esiste più fsb, controller di memoria integrato nella cpu, bus passato da parallelo a seriale... Questo è sicuramente vero per quanto concerne lo strap per il controller della memoria (che era la causa principale dei range di instabilità nei vecchi chipset, vedi zona da 360/370 MHz a 400 Mhz del P965 ad esempio, arrivati a 401 c'era il magico strap non ufficiale che faceva andare tutto ).....resta il problema di come venga generato il clock del PCI-E a partire dal BCLK! E in particolar modo ci sarebbe da capire come il controller PCI-E integrato in Lynnfield (che è quello che poi gestisce i flussi a e dall'adattatore video) si comporti all'aumentare del BCLK. Purtroppo la documentazione ufficiale latita non poco a riguardo (almeno con parti in chiaro)! Quote Link to comment Share on other sites More sharing options...
Recommended Posts
Join the conversation
You can post now and register later. If you have an account, sign in now to post with your account.