[Thread Uff.le] Aspettando ATI Radeon Northern Island (NI) e Southern Island (SI)
-
Speriamo che non facciano la fine di Fermi questi 2 progetti... ma ATI non deve correre dietro nessuno questa volta quindi possiamo bene sperare
-
Rsdj ha scritto:
ma ATI non deve correre dietro nessuno questa volta quindi possiamo bene sperare
esatto, ATI ha avuto ed ha ancora molto tempo per fare bene anche al prox giro...
-
Rsdj ha scritto:
Speriamo che non facciano la fine di Fermi questi 2 progetti... ma ATI non deve correre dietro nessuno questa volta quindi possiamo bene sperare
SI è stato progettato per tre motivi:
- Evitare lo sviluppo di una nuova architettura con un nuovo PP che porterebbe a quello già successo in passato (NV30 - Fermi)
- Collaudare sufficientemente i 28nm
- Sperimentare nuove feature in una architettura, e con questo mettere definitamente i bastoni tra le ruote ad Nvidia
NI evidentemente o è troppo avanti per i tempi oppure è sprecato da usare in questa fase o anche è inadatto con i PP attuali (45 - 40nm). Sta di fatto che la strategia ATI, che somiglia in tutto e per tutto al tick - tock di Intel, tende a eliminare le incredibili problematiche che derivano dall'accoppiata nuovo PP + nuova architettura
- Evitare lo sviluppo di una nuova architettura con un nuovo PP che porterebbe a quello già successo in passato (NV30 - Fermi)
-
delly ha scritto:
esatto, ATI ha avuto ed ha ancora molto tempo per fare bene anche al prox giro...
Il tape-out è già stato fatto ma in ogni caso sia Cypress che Fermi nn sono progetti di un anno fa ma ben si hanno avuto una progettazione durata almeno due anni. Considera che Rv770 era del 2005 (il che è quasi pazzesco se si raffronta a quello che c'era in commercio in quei tempi e si valuta quello che c'era nei LAB) quindi idem per SI e NI
-
nn so se può servire ma c'è stato un update
-
Le ultime indiscrezioni danno, secondo Napoleon, come obiettivo di ATI un +10/20% rispetto ad un fermi completo ossia 512sp.
-
gianni1879 ha scritto:
Le ultime indiscrezioni danno, secondo Napoleon, come obiettivo di ATI un +10/20% rispetto ad un fermi completo ossia 512sp.molto bene...
-
in tutto questo come si inserisce il pciex 3.0?
nn si hanno informazioni a riguardo?
-
Achille GForce ha scritto:
e sta volta chi è la fonte ? charlie ?
ancora non ne sappiamo nulla su come andrà un fermi completo e mo si vociferano ste voci ?
ma dico sempre in questo modo provocatorio devi parlare?
Esistono i simulatori, e secondo te non esistono fermi@512 come sample?
Non è Charlie cmq...
-
Severnaya ha scritto:
in tutto questo come si inserisce il pciex 3.0?nn si hanno informazioni a riguardo?
saranno ancora pci-e 2.0
tieni presente che questa seconda generazione di pci-e 16x è ben lontano dall'essere saturata, per cui un pci-e 3.0 è solo una questione di marketing, la dovremmo vedere al debutto con sandy bridge, ma anche in questo caso sono solo voci di corridoio...
-
ti adoro Gianni quando mi dai queste notizie! ! !
-
-
-
Altre novità interessanti provenienti sempre da Napoleon:
???????nvidia?? - ??????? - CHIPHELL - ?????????? - Powered by Discuz!
aiutandosi un pò con il traduttore, si può capire cosa dice:
L'architettura è di tipo vliw a 4 alu, da R600 in poi sono state sempre state di 5 alu, e tenendo conto che i SIMD in Cypress sono 24, a patto che resti invariata tutt'ora la quantità avremmo 1536 alu e che quindi con i 40nm, si spera, si potrebbe ipotizzare un chip con la dimensione del die del 15/20% superiore a Cypress , dovrebbe venire circa 400 mm^2 e la tessellation molto più performante, per circa 2,5 miliardi i transistors
-
gianni1879 ha scritto:
Altre novità interessanti provenienti sempre da Napoleon:???????nvidia?? - ??????? - CHIPHELL - ?????????? - Powered by Discuz!
aiutandosi un pò con il traduttore, si può capire cosa dice:
L'architettura è di tipo vliw a 4 alu, da R600 in poi sono state sempre state di 5 alu, e tenendo conto che i SIMD in Cypress sono 24, a patto che resti invariata tutt'ora la quantità avremmo 1536 alu e che quindi con i 40nm, si spera, si potrebbe ipotizzare un chip con la dimensione del die del 15/20% superiore a Cypress , dovrebbe venire circa 400 mm^2 e la tessellation molto più performante, per circa 2,5 miliardi i transistors
Mi sa che tra poco la mia HD5970 va in pensione.....
-
-
dj883u2 ha scritto:
Mi sa che tra poco la mia HD5970 va in pensione.....
Sai che fai schifo, vero ?
:asd: -
dj883u2 ha scritto:
Mi sa che tra poco la mia HD5970 va in pensione.....
non soltanto la tua
-
dj883u2 ha scritto:
è una news che circola da qualche gg
-
gianni1879 ha scritto:
Altre novità interessanti provenienti sempre da Napoleon:???????nvidia?? - ??????? - CHIPHELL - ?????????? - Powered by Discuz!
aiutandosi un pò con il traduttore, si può capire cosa dice:
L'architettura è di tipo vliw a 4 alu, da R600 in poi sono state sempre state di 5 alu, e tenendo conto che i SIMD in Cypress sono 24, a patto che resti invariata tutt'ora la quantità avremmo 1536 alu e che quindi con i 40nm, si spera, si potrebbe ipotizzare un chip con la dimensione del die del 15/20% superiore a Cypress , dovrebbe venire circa 400 mm^2 e la tessellation molto più performante, per circa 2,5 miliardi i transistors
Ciao.
Scusa forse non ho capito io ciò che intendevi, ma se le unità (sp) rimangono le stesse (anche i SIMD) e cambia solo il numero di alu per unità,non abbiamo 1280 sp totali?boh avran visto che effettivamente (e così accade) la 5a unità è spesso in idle.
Disponibile ad eventuali chiarimenti
Bye
Ciao! Sembra che tu sia interessato a questa conversazione, ma non hai ancora un account.
Stanco di dover scorrere gli stessi post a ogni visita? Quando registri un account, tornerai sempre esattamente dove eri rimasto e potrai scegliere di essere avvisato delle nuove risposte (tramite email o notifica push). Potrai anche salvare segnalibri e votare i post per mostrare il tuo apprezzamento agli altri membri della comunità.
Con il tuo contributo, questo post potrebbe essere ancora migliore 💗
Registrati Accedi