[Thread Ufficiale] AMD Zacate/Ontario - Aspettando Bulldozer

bjt2 ha scritto:

Il caro Dresdenboy si prende una settimana di "riposo", ma prima ci lascia un post sul suo blog MOOOOOOLTO interessante:
A quick round of links - Patent based research regarding AMD's future MPUs

La cosa più interessante è la seguente:

Thuban e company hanno una pipeline di 22 FO4 (non 24, sorry). Mentre Bulldozer ha una pipeline di 17 FO4. Quindi una pipeline del 30% più veloce. Questo vuol dire che a parità di processo (quindi anche se buldozer fosse fatto con il 45nm low-k liscio di adesso), potrebbe andare fino al 30% più veloce in clock. Considerando il nuovo processo, questo significa frequenze MOLTO alte. Ricordo che il FO4 del Pentium 4 è stimato in 16. Quindi possiamo aspettarci anche frequenze dell'ordine del 5GHz (almeno in turbo mode)...

Facciamo 2 conti per un ipotetico bulldozer X6. Un X6 Phenom II attuale va a 3.2GHz. +30% per la pipeline più lunga, +40% per il processo più parco, sono 5.8 GHz. Ora non credo che arriveremo a tanto perchè penso che AMD faccia i transistors più piccoli (e quindi più lenti) per occupare meno area e comunque con una pipeline del 30% più veloce non si va il 30% più su di clock perchè i tempi di ritardo tra i vari stadi non migliorano e quindi una pipeline così corta garantisce un 15, massimo 20% in più. Questo per dire che un clock stock di oltre 4GHz come X6 e forse anche come X8 lo si può sperare...

bjt2 ha scritto:

Il FO4 è una misura della complessità dello stadio della pipeline. Fissata la pipeline, la complessità è data. Poi si può implementarla a 130, 90, 65, 45, 32nm ecc... A seconda del processo, sarà maggiore la frequenza a cui potrà andare... Non esiste un limite intrinseco al clock dato un processo, o meglio, esiste un limite intrinseco dato un FO4 di una architettura. La combinazione di FO4 e processo da la velocità.

Per esempio. Il Power 7 ha un FO4 di 17 (mi pare) ed è stato implementato con il 45nm, mi pare con il Low-k. Ora quel processore ha una caterva di transisors. Il quadcore arriva a 4.14 GHz e l'octacore a 3.96 Ghz... Un ipotetico bulldozer X4 fatto a 45nm (il processo del Thuban) sarebbe arrivato a 4.2-4.3 stock, minimo, sia perchè il Power 7 ha molti più transistors e molte più unità attive (un quad core ha 16 thread, e ogni core ha mi pare 12 unità di esecuzione), sia perchè il Power 7 è una CPU server e tradizionalmente queste hanno qualche centinaia di MHz in meno delle controparti desktop...

EDIT: in ogni caso, nel caso peggiore, un buldozer X4 a 4.1 Ghz e un Bulldozer X8 a 3.9 Ghz è fattibile visto il Power 7, anche con questo 45nm Low-k. Ricordiamo che IBM usa lo stesso processo di GF/AMD...

EDIT: Su wikipedia dice che esiste una versione quadcore da 4.25 Ghz. Il Power6 che aveva un FO4 di 13 arrivava a 5GHz e IBM aveva in laboratorio un prototipo funzionante a 6GHz...

EDIT: sto leggendo su google gruppi che tra Thuban e Buldozer, c'è un progetto cancellato che aveva un FO4 di 13... Sarebbe arrivato a 5GHz con il 45nm! Dice anche che BD dovrebbe avere un IPC (A PARITA' DI FREQUENZA) del 20-25% in più. Il tizio sembra essere un ex dipendente AMD che ha lavorato al progetto... Il gruppo in guestione è Bulldozer on Slashdot - comp.arch | Google Groups e il tipo si chiama Mitch_qualcosa...

Sandy Bridge Vs Bulldozer:

il confronto di bjt2

bjt2 ha scritto:

Allora... Per smorzare un po' i toni e per chiarire una volta per tutte parliamo del confronto Sandy bridge core vs Bulldozer module.
2 thread vs 2 thread. Poi vediamo un confronto alla buona 1 thread vs 1 thread considerando metà delle risorse condivise.

Decodifica istruzioni:

Un core SB può decodificare al massimo 3 istruzioni semplici e una complessa oppure una sola microcodificata alla velocità di 3 uop per ciclo, questo per ciclo di clock e per un dato thread, mentre un core BD può decodificare un qualsiasi mix di istruzioni semplici o moderatamente complesse (2 mops) purchè non si superi le 4 mops per ciclo, oppure una microcodificata alla velocità di 4 mop per ciclo, tutto questo per ciclo e per thread. Anche ammettendo che le uop intel siano equipotenti alle mops AMD, qui c'è un chiaro vantaggio AMD (ancora maggiore se si pensa che le MOP amd ammettono fino a 3 ingressi e una uscita, vedi FMAC, mentre quelle INTEL max 2 ingressi e una uscita, da cui le FMA3). Se il mix di istruzioni non è del tipo complessa+3 semplici, il decoder INTEL perde MOLTISSIMO in prestazioni. Per fortuna che un compilatore decentemente inteligente riordina le istruzioni quando possibile, ma il rischio ovviamente c'è... Però per compensare, SB usa una cache delle microoperazioni che può sparare fino a 18 uop/ciclo... Non si sa se anche BD la usa. E i branch prediction sono stati migliorati sia in SB che BD e non si sa quale sia meglio. L'approccio del BD con le code degli IP predetti è però interessante...

Dispatch:

Qui dovrebbe avvenire il micro/macro op fusion. Entrambe le architetture possono fare il dispatch di 4 uops/mops. L'architettura INTEL può fare una uop fusion per ciclo, arrivando a 5. Anche BD può fare la uop fusion, ma non si sa se una o più di una e in che casi. Comunque considerando le MOP e le uop equivalenti in potenza (anche se non è vero), siamo in situazione di parità.

ROB:

Qui INTEL ha un enorme ROB che deve dare spazio a due thread (160 uop). AMD ha 2 ROB (da 128 mops l'uno) per il fatto che i due cores sono fisicamente separati. Qui giacciono le istruzioni in attesa di esecuzione o di ritiro.

Scheduler:

Qui le differenze si fanno interessanti. AMD separa INT e FP. Ha 2x40 mops intere/memoria più 60 mops FP, condivise tra i due thread. INTEL ha un unico calderone di soli 54 elementi condivisi tra interi, memoria FP e per di più di entrambi i thread. E' inutile dire chi ha le potenzialità maggiori...

Esecuzione:

INTEL ha 6 porte dove sparare le micro ops. Quindi può sparare 6 uop per ogni ciclo di clock, condiviso tra due thread. 3 porte sono dedicate alla memoria: 2 per le 2 AGU e una per gli store. 3 porte sono per le operazioni. Badate bene: le 3 porte residue sono CONDIVISE tra operazioni INT e SIMD/FP di ENTRAMBI i thread. Ossia in ogni ciclo si possono al massimo fare 3 operazioni tra INT e FP/SIMD.

AMD può, per ogni ciclo di clock e per 2 thread, sparare: 4 istruzioni FP (di entrambi i thread), 4 AGU/memoria (2 per thread max) e 4 ALU/intere (2 per thread MAX).

Considerando che anche un codice fortemente FP comunque contiene istruzioni per i loop, salti, confronti, insomma contiene istruzioni INTERE che su INTEL si contendono le 3 porte (per di più i thread sono 2!) mentre su AMD corrono su binari separati. Solo le istruzioni per la memoria hanno binari separati. Ma questo anche in AMD. Ecco che il potenziale AMD è maggiore.

Memoria:

Su SB si possono fare 2 letture a 128 bit e una scrittura a 128 bit per ciclo. Poichè però la cache L1 ha solo 2 porte, questo può essere fatto per breve tempo. E comunque queste 3 operazioni devono essere condivise tra i due threads.

Su BD, invece, ogni thread ha la sua cache L1, le sue 2 porte, le sue due letture a 128 bit e scrittura a 128 bit, le sue code di lettura e scrittura e le sue AGU. Inutile dire chi vince in questo caso.

E' vero che SB può fare fino a 3 operazioni FP a 256 bit per ciclo (1 add, 1 mul e una shuffle), ma può farlo per molto? No.

Retirement:

Qui siamo 4 a 4, ma sempre presupponendo che le mops AMD non siano più potenti di quelle INTEL.

Frequenza operativa:

A giudicare dalle latenze delle caches, sembrerebbe che BD possa avere un clock nettamente superiore a SB. Poichè la banda memoria è maggiore, anche a parità di clock, i due thread dovrebbero scorrere più fluidamente su un BD, considerando che la velocità di ritiro è la stessa e supponendo che le unità prima dello stadio di ritiro siano veloci a sufficienza (più probabile per BD che per SB alla luce di quanto visto). Se poi consideriamo che il clock sarà probabilmente maggiore...

Confronto alla buona 1 thread vs 1 thread considerando metà delle risorse condivise. In realtà in INTEL alcune risorse sono condivise dinamicamente.

Decodifica istruzioni:

Qui valgono le stesse considerazioni del 2 vs 2 considerando che la decodifica è probabilmente fatta a cilci alterni.

Dispatch:

Qui valgono le stesse considerazioni del 2 vs 2 considerando che il dispatch è probabilmente fatto a cilci alterni.

ROB:

Qui INTEL ha un enorme ROB condiviso, quindi un thread ha da 0 a 160 uop di spazio. AMD ha ROB separati da 128 mops l'uno. A secinda del carico INTEL può essere svantaggiato o meno. In un caso medio siamo 80 vs 128.

Scheduler:

AMD ha 40 mops int + 0-60 mops FP. In media 40+30.

INTEL ha 0-54 uops condivise. In media 27 totali.

La differenza è alta anche nel caso peggiore.

Esecuzione:

INTEL ha 0-6 porte disponibili per un thread. In media 3.

AMD ha 2 ALU + 2 AGU/MEM + 0-4 FP. In media 2+2+2.

La differenza è alta anche nel caso peggiore.

Memoria:

INTEL da 0 a 3 operazioni memoria. In media 1.5.

AMD 3 operazioni memoria.

Inutile dire chi vince in questo caso.

Retirement:

Qui siamo 4 a 4, ma sempre presupponendo che le mops AMD non siano più potenti di quelle INTEL.

Frequenza operativa:

Entrambi qui hanno il turbo. Il leackage in AMD è di partenza più basso. Poi lo spegnimento dei core con gli NFET è più efficiente. Prevedo che per AMD la frequenza turbo core sia ancora più elevata...

Conclusioni:

In sostanza a parità di thread Bulldozer dovrebbe surclassare SB. A parità di cores (come li intendono INTEL e AMD) non è detto che AMD la spunti. Ma comunque c'è addirittura questa possibilità...

capitan_crasy

Le CPU con architettura Bulldozer sono attese per la prima parte del 2011 (secondo/terzo trimestre 2011)

Le APU Llano sono attese per l'estate del 2011...

Le APU Ontario/Zacate sono attese per l'inizio del 2011...

bear85roma

complimenti bel topic!!!!

Le085

capitan_crasy ha scritto:

:LOLGoku:

:king:

Al di là dello stupendo logo... davvero un ottimo lavoro capitan :n2mu:

capitan_crasy

Grazie...

Sto finendo di riordinare tutte le mie news in modo da mettere le più importanti...

Col tempo finirò anche le altre pagine...:clapclap:

capitan_crasy

Ecco le notizie più importanti su Bulldozer, Llano e Bobcat!

amd fusion: Prime informazioni su socket, modelli e valore tdp!
anche se non confermate emergono alcune informazioni sul forum di xtremesystems sui socket, modelli e valore tdp delle apu amd sia per quanto riguarda llano sia per quanto riguarda ontario.

apu (llano) con socket fs1 destinata al campo mobile, con pieno supporto alle ddr3/ddr3l so-dimm con frequenza massima di 1866mhz.

Ci saranno modelli da quad core con tdp da 45 a 35w, triple core con tdp da 33w e dual core con tdp di 30w.

attualmente mancano informazioni sulle frequenze di clock dei core x86 e sulle caratteristiche delle gpu integrate.

apu (llano) con socket fp1 destinata al campo mobile, con pieno supporto alle ddr3/ddr3l so-dimm con frequenza massima di 1866mhz.

Ci saranno modelli quad core con tdp da 30w e dual core con tdp da 26 e 20w.

attualmente mancano informazioni sulle frequenze di clock dei core x86 e sulle caratteristiche delle gpu integrate.

apu (llano) con socket fm1 destinato al campo desktop, con pieno supporto alle ddr3 udimm/so-dimm con frequenza massima di 1866mhz.

ci saranno modelli quad/triple core con tdp da 100w, mentre altri avranno un tdp di 70w.

spazio anche alle versioni dual core con un tdp di 70w.

attualmente mancano informazioni sulle frequenze di clock dei core x86 e sulle caratteristiche delle gpu integrate.

apu (ontario/bobcat) con socket ft1 destinato al campo netbook, con pieno supporto alle ddr3/ddr3l udimm/so-dimm con frequenza massima di 1333mhz.

ci saranno modelli dual core con tdp di 20w/18w/9w e single core con tdp da 9w e 5w.

attualmente mancano informazioni sulle frequenze di clock dei core x86 e sulle caratteristiche delle gpu integrate ma uno di questi modelli è stato utilizzato per la dimostrazione al computex 2010.

Da queste tabelle emerge che:

Amd ha pensato a 2 socket (fs1 e fp1) per il mercato notebook, un socket (fm1) per il mercato mainstream desktop e un socket (ft1) per il mercato netbook.

Ci saranno nuovamente versioni triple core eredita dell' architettura k10; i valori tdp per llano variano da un massimo di 100w ad un minimo di 20w.

Viene confermato l'utilizzo di un nuovo socket per il mercato desktop anche se mancano ancora le caratteristiche; quello sicuro è che non saranno compatibili con nessuna piattaforma amd attualmente in commercio.

clicca qui...

amd conferma la tecnologia fusion sui futuri modelli opteron!
john fruehe (direttore amd di produzione marketing per il mercato server/workstation) conferma che amd proporrà la tecnologia fusion anche per le soluzioni destinati al campo server:

"“i believe the push for an apu within servers is still to come. It is something amd is committed to delivering in the years ahead and when the time is right, more info on fusion apus for servers will come”

queste soluzioni saranno proposte nelle future evoluzione dell'architettura bulldozer.

L'unione tra cpu e gpu porterà un incremento nel calcolo generale delle soluzioni amd per il mercato server/workstation.

clicca qui...

i primi numeri di boinc su llano e ontario!
secondo alcune statistiche di boinc, due sistemi composti da apu nome in codice "llano" e altri due sistemi composti con apu nome in codice "ontario" sarebbero già in azione da un mese; ancora una volta i sistemi sono registrati sotto "amd_procval" la quale rappresenta amd stessa.

I sistemi in questione sono:

* amd fusion "ontario" (sistema 1) ("amd64 family 20 model 0 stepping 0")

* amd fusion "ontario" (sistema 2) ("amd64 family 20 model 0 stepping 0")

* amd fusion "llano" (sistema 1) ("amd64 family 18 model 0 stepping 0")

* amd fusion "llano" (sistema 2) ("amd64 family 18 model 0 stepping 0")

gli os utilizzati sono windows server 2008 x64 e linux.

La specifica dei core "model 0 stepping 0" presente nella descrizione di tutte le apu, indica uno step produttivo a0, 32nm soi per llano e 40nm bulk per ontario.

Sembra che tutte le apu in prova siano in esecuzione con sistemi operativi diversi, in tempi diversi.

Il numero dei core sono 2 per le apu ontario e 3 core per le apu per llano; la quantità di ram è la stessa per tutti e 4 i sistemi.

Un aspetto interessante è la cache l2 di ontario, la quale è identificata come 512kb in alcuni casi, mentre in altre situazioni il valore scende a 488kb; è probabile che i 24kb mancanti siano stati disattivati in automatico grazie ad un sistema di gestione dei consumi, la quale dovrebbe ridurre la dimensione complessiva della cache l2 quando la potenza di calcolo diminuisce al fine di risparmiare energia.

Per quanto riguarda la cache l2 di llano il valore per entrambi i sistemi è di 1mb.

I risultati in virgola mobile sono 3,1 per llano - sistema1 e 3.9 ( +26%) per llano - sistema 2 ( può darsi che su linux ci sia qualche nuovo driver ottimizzato per le apu di amd).

Facendo un confronto con le attuali cpu k10 45nm, un sistema basato su phenom2 x6 ha valori di 3,7-3,9; questi numeri possono indicare llano abbia un nuovo sistema di turbo core più efficiente.

Il confronto dei calcoli dei "numeri interi" i sistemi con llano sono paragonabili ad un phenom2 core deneb con frequenza da 1,50 a 1,90ghz.

Il risultato in virgola mobile di ontario è stato di 2,3, la quale avrebbe le stesse prestazioni di un phenom2 core deneb con frequenza di clock a 1,60ghz; mentre per i calcoli in "numeri interi" è paragonabile ad un phenom2 core deneb a 1.30ghz .

e' importante sottolineare che tutti i test di riferimento di boinc hanno misurato le prestazioni in single core e che non si conosce la frequenza di clock delle 4 apu.

llano tri core and ontario dual core spotted

boinc su ontario: Bobcat vs atom!
aggiornamento sul blog di dresdenboy sui risultato su boinc delle apu ontario.

Secondi i risultati il core x86 bobcat risulta 2 volte più veloce nel calcolo dei numeri interi e 3 volte più veloce nei calcoli in virgola mobile se paragonato ad un intel atom d510 clokkato a 1.66ghz; non si conosce invece la frequenza della apu ontario.

Inoltre, secondo l'autore ce la possibilità che le apu llano triple core utilizzate nei giorni scorsi sempre su boinc, siano delle versioni mobile a basso consumo...

clicca qui...

nuova roadmap southbridge serie hudson!

grazie per la segnalazione...

Secondo questa roadmap saranno due i southbridge della serie hudson ad avere integrato le porte usb 3.0.

Il modello hudson m3 per il mercato mobile (piattaforma sabine) e modello hudson d3 per il mercato desktop (piattaforma lynx) avranno 4 porte usb 3.0 gestiti direttamente dal southbridge.

ricordo che la prima serie hudson è quella che troviamo attualmente in commercio con il nome sb850...

[/b]

amd conferma: Bulldozer incompatibile con il socket am3!
nei giorni scorsi, durante la presentazione al hot chip 22 della nuova architettura bulldozer, si vociferava che amd avesse cambiato rotta sulla compatibilità di bulldozer sul socket am3.

Il sito planet 3dnow ha chiesto spiegazioni ad amd stessa e essa ha confermato che le cpu bulldozer desktop non saranno compatibili con gli attuavi socket am3.

secondo amd, come confermate dalle roadmap ufficiali, si stava lavorando per la compatibilità sui socket am3; purtroppo durante lo sviluppo della nuova architettura il vecchio socket non era in grado di supportare in maniera adeguata le nuove caratteristiche implementate nella versione desktop di bulldozer.

per evitare spiacevoli ritardi e un aumento del costo finale delle nuove cpu, amd ha deciso di puntare tutto sul socket am3+ ed abbandonare la compatibilità sul socket am3.

Ecco il comunicato di amd rilasciato al sito:

"when we initially set out on the path to bulldozer we were hoping for am3 compatibility, but further along the process we realized that we had a choice to make based on some of the features that we wanted to bring with bulldozer. We could either provide am3 support and lose some of the capabilities of the new bulldozer architecture or, we could choose the am3+ socket which would allow the bulldozer-base zambezi to have greater performance and capability.

The majority of the computer buying public will not upgrade their processors, but enthusiasts do. When we did the analysis it was clear that the customers who were most likely to upgrade an am3 motherboard to a bulldozer would want the features and capability that would only be delivered in the new am3+ sockets. A classic catch-22.

Why not do both you ask? Just make a second model that only works in am3? First, because that would greatly increase the cost and infrastructure of bringing the product to market, which would drive up the cost of the product (for both amd and its partners). Secondly, adding an additional product would double the time involved in many of the development steps.

So in the end, delivering an am3 capability would bring you a less featured product that was more expensive and later to market. Instead we chose the path of the am3+ socket, which is a path that we hope will bring you a better priced product, with greater performance and more features - on time.

When we looked at the market for am3 upgrades, it was clear that the folks most interested in an am3-based product were the enthusiasts. This is one set of customers that we know are not willing to settle for second best when it comes to performance, so we definitely needed to ensure that our new architecture would meet their demanding needs, for both high performance and overclockability. We believe they will see that in am3+."

si chiude così un lungo capitolo sulla retrocompatibilità dei socket amd iniziato con il socket am2.

Questa decisione se pur impopolare potrebbe tenere basso il costo delle nuove cpu e implementare senza compromessi le nuove caratteristiche dell'architettura bulldozer.

clicca qui...

la cache l2 di bulldozer per il mercato server sarà di 2mb!
notizia sulla cache l2 di bulldozer:

Le versioni server di bd avranno 2mb di cache l2 molto probabilmente per modulo.

L'informazione è stata erroneamente pubblicata ieri sul blob di bulldozer sulle "20 domande" alla secondo ristosta, il valore è stato rimosso poco tempo dopo (clicca qui).

per il momento non è sicuro che amd utilizzerà lo stesso valore anche per i bulldozer destinati al mercato desktop...

amd: Llano posticipato nell'estate del 2011, ontario/zatate a inizio 2011!

leslie sobon (vice president, worldwide product marketing amd) dichiara in un intervista che le soluzioni apu llano, destinate al mercato mainstream, saranno disponibili sul mercato solamente nell'estate del 2011 (più o meno 6 mesi dopo l'uscita delle prime soluzioni sandy bridge di intel), mentre le apu ontario/zacate saranno consegnati nel q4 2010 per avere i primi prodotti entro l'inizio del 2011.

leslie sobon ha scritto:

we are shipping ontario and zacate in q4 this year, and products should hit the shelves early next year. Llano will start shipping in the first half or 2011, and products should be available in summer 2011

clicca qui...

zacate vs i5-m 520: Aggiornamento sui risultati!

anandtech ha aggiornato la sua notizia sulle prestazione della apu zacate vs i5-m 520.

secondo il sito il portatile con cpu intel dava dei risultati strani soprattutto sulle performance con il browes ie9 e i valori del "html5" compreso il test di "amazon shelf", la quale la apu di amd prendeva un considerevole vantaggio.

Il sito ha preso un notebook con un i5-m è ha rifatto i test mostrando dei risultati diversi da quelli che amd aveva mostrato.

il problema era di driver, infatti il particolare modello con cpu intel utilizzato da amd per i test aveva gli ultimi driver del produttore ma non quelli rilasciati da intel.

anandtech ha parlato con amd del problema ed essa ha accettato di installare manualmente gli ultimi driver della igp intel e rifare i test; ecco i nuovi risultati:

Zacate

i5 nuovi driver igp

zacate

i5 nuovo driver igp

zacate

i5 nuovi driver igp

zacate

i5 nuovi driver

i risultati di ie9 si sono allineati con zacate grazie ai nuovi driver intel, mentre le prestazioni del 3d rimangono a favore della soluzione zacate.

Amd ha voluto far notare le prestazione di zacate sul directcomputer eseguendo il bench n-body:

Secondo il sito zacate ha un netto vantaggio (23 gflops) sulla soluzione intel (8,8 gflops)

per concludere il sito è rimasto sorpreso della disponibilità di amd ha rifare i test con i nuovi driver per la piattaforme i5 di intel...

clicca qui...

nuovo controller di memoria per bulldozer!
xbit-lab pubblica una dichiarazione di john fruehe (director of product marketing for server/workstation amd) dove annuncia che il controller di memoria integrato nelle nuove cpu con architettura bulldozer sarà completamente ridisegnato per velocizzare l'accesso alle ram:

"there will be enhancements to our memory controllers, things we canot talk about just yet, that we expect to help reduce the time to access memory, both locally and remotely,"

nella prossima generazione di cpu opteron con architettura bulldozer a 16 core ci sarà una configurazione in quad channel grazie ai due controller ram montati sullo stesso package, uno per ogni die; mentre per il mercato desktop amd manterrà una configurazione dual channel.

Le cpu bulldozer sono attese per la prima parte del 2011...

clicca qui...

fino a 16mb di cache per le cpu bulldozer core orochi!
secondo il sito xbit lab gli 8 core amd bulldozer core orochi avrà in totale 16mb di cache divise tra cache l2 e cache l3; per fare un esempio gli attuali k10 six core hanno un totale di 9mb di cache divise tra l2 e l3.

Ci saranno ben 2mb di cache l2 per ogni modulo bulldozer composto da due core, mentre la cache l3 sarà di 8mb condivisa per tutti i moduli e core.

La grande cache l2 faciliterebbe le prestazioni in single-threaded, mentre la cache l3 sarà utilizzata per massimizzare la grandezza di banda messa a disposizione dalla memoria ram.

clicca qui...

chipset amd serie 900 in consegna nel secondo trimestre 2011!
secondo il sito xbit lab amd dovrebbe consegnare i nuovi chipset serie 900 per la piattaforma scorpius, destinata alle nuove cpu amd con architettura bulldozer, nel secondo trimestre 2011.

I modelli saranno tre più due nuovi southbridge:

amd 990fx :

chipset di fascia alta per socket am3+

42 linee pci-express 2.0 (16+16+6+4)

crossfire ready

hyper transport 3.1

configurazioni possibili crossfire:

4 slot pci-express 16x meccanici ( 8x elettrici per ogni slot )

3 slot pci-express 16x meccanici ( 2 slot con 8x elettrici e uno 16x )

2 slot pci-express 16x meccanici ed elettrici

amd 990x:

chipset di fascia media/alta per socket am3+

26 linee pci-express 2.0 (16+6+4)

crossfire ready

hyper transport 3.1

configurazioni possibili crossfire:

2 slot pci-express 16x meccanici ( 16x elettrici per il primo slot e 8x elettrici per il secondo slot )

amd 970:

Chipset di fascia media per socket am3+

26 linee pci-express 2.0 (16+6+4)

no crossfire

hyper transport 3.1

configurazioni possibili:

1 slot pci-express 16x meccanico ed elettrico

sb950:

southbridge per tutti i nuovi chipset amd/ati

6 porte sata 3.0

4 linee pci-express 2.0

configurazione raid

raid 0, raid1, raid 5, raid 10

14 porte usb 2.0

?? Porte usb 3.0

2 porte usb 1.1 dedicate

gestione lan 10/100/1000 integrato

gestione high definition audio mediante chip esterno

sb920:

southbridge per tutti i nuovi chipset amd/ati

6 porte sata 3.0

4 linee pci-express 2.0

configurazione raid

raid 0, raid1, raid 10

14 porte usb 2.0

?? Porte usb 3.0

2 porte usb 1.1 dedicate

gestione lan 10/100/1000 integrato

gestione high definition audio mediante chip esterno

La novità più importante (la tecnologie IOMMU e già integrata del chipset serie 890FX), mentre per il momento non si conosce il processo produttivo dei nuovi chipset AMD serie 900

I southbridge serie SB900 al contrario delle attese non avranno integrato alcun controller USB 3.0; questa scelta è stata fatta per mantenere la compatibilità "pin to pin" con i vecchi southbridge tenendo così verso il basso il costo finale delle schede mamme con socket AMD.

Le consegne dei nuovi chipset e southbridge sono attese per il secondo trimestre 2011.

clicca qui...

Timon85

Veramente complimentoni gran thread!!:n2mu:

Labview

Ben fatto Capo!

One1ros

Accidenti, questo è il vero vademecum sul bulldozer! :n2mu:

capitan_crasy

Come da roadmap Global Foundries inizierà lo sviluppo sui 22nm "Super High Performance" (presumibilmente SOI) nel terzo trimestre 2012 per poi immettere i primi prodotti nella prima parte del 2013.

Per quel periodo sono previsti il passaggio ai 22nm SOI per le CPU Bulldozer e per la seconda generazione di APU Llano, la quale dovrebbero mandare in pensione i core x86 con architettura K10 per utilizzare i core x86 con architettura Bulldozer; probabile anche un aggiornamento alla GPU integrata DX11.

Per quanto riguarda Bobcat GF prevede il passaggio dei 28nm bulk "Super Low Power" entro la fine del 2011.

capitan_crasy

Dirk Meyer Ceo AMD ha dichiarato che le prime soluzioni APU Llano saranno prodotte in volumi nella prima parte del 2011.

In realtà questo non significa specificatamente che in quel periodo saranno immessi in commercio, ma è da considerarsi una "buona notizia" visto che le ultime voci su questa soluziona APU 32nm SOI la davano sul mercato solo nell'estate del 2011.

"Production shipments of Llano, our 32nm APU, are planned to occur in the first half of next year.

We expect the APUs to provide an opportunity for us to get more platform design wins and get a greater percentage of sell-outs based on the differentiated value proposition, which comes really in two forms. Number one, superior graphics performance at better price points and better power points than is available from the competition,""

Secondo il sito Xbit lab fonti vicine ad AMD prevedono che le varie soluzioni Llano, da quelle per il mercato mobile a quelle per il mercato mainstream, i valori TDP possano variare da un minimo di 20W ad un massimo di 59W.

Clicca qui...

capitan_crasy

Secondo il sito Xbit lab mezza dozzina di produttori starebbero preparando soluzioni con APU Zacate basate sulla piattaforma "Brazus" in formato mini-ITX, già alla presentazione prevista per inizio 2011.

Zacate è la soluzione APU a basso consumo destinata al mercato desktop low-end con GPU integrata DX11 in grado di supportare tutte le nuove tecnologie quali l'accelerazione in hardware su filmati in alta definizione e il supporto HTML5 via GPU.

Si prevede l'utilizzo di soluzioni APU Zacate Dual core modello e350 venduti con il marchio "AMD Vision" e soluzioni single core e240 con il marchio "AMD HD Internet"; il TDP dovrebbe variare tra i 18W e i 9W.

Per completare la piattaforma verrà utilizzato il southbridge Hudson D1 la quale avrà il supporto delle porte SATA3, mentre la gestione Lan e le eventuali porte USB3.0 saranno affidati a chip esterni...

Clicca qui...

Ratatosk

Mi ero perso il tuo arrivo su questo forum con l'indispensabile thread su AMD post 45nm, benvenuto

capitan_crasy

Grandissimo Ratatosk!:clapclap:

Grazie per l'accoglienza!

Mi fa veramente piacere rivederti...

Ratatosk

Il piacere e' reciproco

Sai qualcosa della presunta intenzione di AMD di usare il nome Radeon anche in abbinamento alle APU, motivo per cui le schede discrete sarebbero state shiftate verso l'alto nella nomenclatura (la performance diventa 58xx, la enthusiast 59xx e la Sboron non si sa)?

capitan_crasy

Ratatosk ha scritto:

Il piacere e' reciproco
Sai qualcosa della presunta intenzione di AMD di usare il nome Radeon anche in abbinamento alle APU, motivo per cui le schede discrete sarebbero state shiftate verso l'alto nella nomenclatura (la performance diventa 58xx, la enthusiast 59xx e la Sboron non si sa)?

Per quanto riguarda Llano le mie informazioni sono piuttosto labili, per ora so che AMD è stata costretta a sviluppare un nuovo step in quanto il primo (A0/A1) a rilevato un (più o meno) grave BUG imputabile alla GPU integrata.

Non conosco ancora quale sia il reale problema ma molti ipotizzano che il passaggio alla tecnologia 32nm SOi stia provocando più grattacapi del previsto per quanto riguarda le GPU di origine bulk. :buck2:

Detto questo almeno per il momento non credo che AMD abbia intenzione di sostituire la serie 5570/5670 con Llano anche perchè si taglierebbe le gambe sul mercato mobile con CPU Intel.

Per Ontario e Zacate le cose vanno decisamente meglio tanto che AMD ha accelerato i tempi di consegna.

E' probabile (voce non confermata) che Ontario sostituisca le GPU entry level già dalla prossima generazione, oppure immettano sul mercato una soluzione nuova chiamata HD6300 (UVD 3.0, Blu-ray 3D, HDMI 1.4) la quale viene associata proprio con le APU Ontario/Zacate; ricordo che queste soluzioni non hanno controller PCI-express 2.0 dedicate (al contrario di Llano) per poter gestire GPU esterne.

capitan_crasy

Durante l'evento "AMD Technical Forum and Exhibition" tenutosi a Taipei, Chris Cloran (general manager di AMD) ha mostrato una piattaforma Demo e i primi Wafer di Llano ovvero un APU Quad core con GPU DX11 per il mercato mainstream.

La piattaforma era un sample di "Sabine" destinata al mercato notebook.

Durante la prova AMD ha eseguito contemporaneamente il programma DirectCompute con 4 sessione di HyperPi, il tutto coadiuvato da un filmato in alta definizione, la quale comunque risultava fluido nonostante tutti i core fossero occupati al 100%.

Non si conoscono ne le frequenze dei core X86/GPU ne gli stream processor del sample utilizzati.

[video=youtube;-oPwIpJ-QWI]

AMD ha mostrato anche un video su "Brazos", piattaforma con APU AMD destinata al mercato netbook, dove viene paragonata la potenza della GPU integrata con quella di una IGP del modello Intel i5 M520 utilizzando il programma DirectCompute.

Fonte News

One1ros

Interessante il test di sabine.

Ratatosk

Interessante:

The New Flex FP | AMD at Work