[Thread Ufficiale] AMD APU Llano (Desktop) e aspettando Trinity - Krishna/Wichita
-
Perchè integrare CPU e GPU in un unico elemento
Integrazione tra GPU e CPU: è questa la principale evoluzione tecnologica che AMD si aspetta di presentare al mercato nei prossimi anni. Il nome scelto per i prodotti che integreranno GPU e CPU è quello di Fusion, che ben simboleggia l'unione tra architetture sulla carta e di fatto molto differenti tra di loro. La risultante saranno una serie di prodotti sviluppati per svariati ambiti di impiego, nei quali quindi la combinazione tra parte CPU classica e parte GPU assumerà pesi differenti tra di loro.
Per quale motivo si vuole giungere a fornire soluzioni che integrino al proprio interno una GPU? La principale giustificazione è legata all'elevata potenza elaborativa di cui sono capaci le GPU, in termini di Gflops, rispetto a quanto accessibile con una CPU. Merito di questo risultato è l'innata capacità delle GPU di eseguire un gran numero di elaborazioni parallele, richieste per la generazione delle scene 3D. Sfruttando un'analogia, una CPU opera come un aereo da combattimento, estremamente veloce ma in grado di trasportare solo due persone contemporaneamente; una GPU è invece paragonabile ad un aereo di linea, meno veloce in assoluto ma capace di trasportare molte più persone e quindi di svolgere complessivamente più lavoro.
Le GPU hanno una potenza di elaborazione massima teorica estremamente elevata, sintetizzata dai Gflops che possono processare; si tratta tuttavia di una capacità per molti versi vincolata, che può essere sfruttata solo con quelle applicazioni che richiedono l'elaborazione di un elevato numero di dati in parallelo. Per questo motivo gli ambiti di utilizzo delle GPU in elaborazioni non grafiche di calcolo generale, o più semplicemente GP-GPU, sono limitati ad alcune tipologie di elaborazione; è evidente come nel corso dei prossimi anni gli sviluppatori software, grazie all'introduzione delle OpenCL e anche alla disponibilità di GPU sempre più complesse oltre che potenti e estremamente programmabili, potranno operare ad una nuova tipologia di software dove la GPU si prenda in carico i calcoli più pesanti in modo da eseguire operazioni in minor tempo possibile.
Un pò di storia
Il primo tentativo in assoluto fu la creazione di un Dual core nativo K10 senza cache L3 a 45nm SOI, il quale sarebbe stato accoppiato sullo stesso package una IGP della serie RV620 (cioè la stessa degli attuali chipset AMD 785G/880G) costruita a 55nm bulk; lo stile costruttivo era lo stesso dei processori Intel core Clarkdale.
Il progetto fu accantonato per problemi logistici legati alle differenti tecnologie costruttive dei due chip principali (CPU IBM SOI e GPU TSMC bulk); così il primo progetto Fusion fu cancellato ma AMD come eredità rilasciò sul mercato il K10 Dual core nativo con il nome di Athlon2 core Regor.
APU Llano: la prima APU AMD!
AMD passò quindi allo scenario più complesso cioè un unico componente di silicio nel quale i transistor della parte CPU sono integrati con quelli della parte GPU e viceversa con tecnologia costruttiva a 32nm SOI.
APU (Accelerated Processing Unit) Llano è composto da core X86 derivanti dall'architettura K10 e una GPU DX11 costruiti e prodotti entrambi a 32nm con tecnologia SOI provenienti da Globalfoundries; questa soluzione rappresenta la prima GPU di origine ATI costruita con la tecnologia SOI di IBM.
Ciascuno dei core x86 implementati nella APU avrà una superficie complessive molto contenuta, pari a 9,69 millimetri quadrati, per un totale di poco più di 35 milioni di transistor; da questo conteggio è esclusa la cache L2 da 1 Mbyte, indipendente per ciascuno dei core. AMD dichiara un range di consumo variabile da un minimo di 2,5 Watt sino a 25 Watt per ciascuno dei core: questo significa, che sarà possibile vedere sul mercato versioni di APU con valori di TDP molto diversi tra loro.
Grazie a alcune precise strategie di design, la APU introduce la modalità Package C6, la quale permette di diminuire l'alimentazione sull'intera struttura compresa la GPU e modulo UVD di terza generazione.
L'introduzione di tale modalità permette a ogni singolo core X86 di venir spento, anche il core grafico può essere completamente spento, mentre il consumo del controller RAM per la componente grafica può essere gestito dinamicamente.
Per ottenere tutto questo AMD ha implementato una singola linea di alimentazione VDDNB condivisa tra GPU, UVD, controller memoria grafico e northbridge; con questa è possibile gestire dinamicamente sia la tensione sia la frequenza di clock, con il primo elemento che viene selezionato in funzione dello stato nel quale si trovano questi componenti.
Ulteriore ottimizzazione al consumo dell'intero sistema è implementata con la tecnologia adaptive backlight modulation; in pratica l'immagine riprodotta a schermo viene analizzata in modo da ridurre gradualmente l'intensità della backlight incrementando la luminosità dei pixel, riducendo il consumo complessivo dello schermo senza che questo porti ad una variazione percepibile da parte dell'utente della luminosità complessiva dell'immagine a video.
Per metà 2012 AMD utilizzerà l'architettura Bulldozer di seconda generazione per le future soluzioni APU denominate "Trinity"; questo avverrà, con tutta probabilità nel corso del 2012.
APU Llano serie A8 e A6
AMD ha presentato due modelli di APU cioè la serie A8 e la serie A6, entrambi con 4 core derivanti dall'architettura K10, opportunamente modificata per il processo produttiva a 32nm SOI; ogni core avrà una cache L2 da 1MB mentre sarà completamente assente la cache L3.
Ciascuna APU viene proposta con due TDP differenti, con un massimo di 100W e un minimo di 65W.
A differenziare le due serie sono il numero di Stream Processors della GPU DX11, infatti la serie A8 ha una GPU denominata HD6550D con 400SP (80SP 5 SIMPs VLIW-5 20 Texture Unit 8 ROP) e una frequenza di 600Mhz, mentre la serie A6 ha una GPU denominata HD6530D con 320SP (80SP 4 SIMPs VLIW-5 16 Texture Unit 8 ROP) e una frequenza di 443Mhz.
Per quanto riguarda la tecnologia AMD Turbo Core 2.0 sui core X86 alcuni modelli implementano supporto a tale tecnologia, mentre sarà assente in altri modelli con frequenze di clock di default più elevate.
Il controller RAM può gestire memorie DDR3 in Dual channel con frequenza 1333/1600/1866Mhz, gestendo in contemporanea sia i core X86, sia la GPU integrata.
Piattaforma AMD "Linx" socket FM1
AMD, per il mercato mainstream, presenterà la piattaforma "Linx" dove ci debuttera il nuovo socket FM1destinato alle APU Llano e non compatibile con le CPU di precedente generazione.
La differenza sostanziale è la mancanza del classico northbridge o chipset, questo perchè Llano integra già un chipset all'interno del DIE.
La novità è che sono stati immessi due nuovi southgbridge modelli A75 e A55.
A75 introduce, oltre le 6 porte SATA3 già viste sui modelli SB950 (nuovo algoritmo), 4 porte USB 3.0 gestite direttamente dal southgridge; il modello A55 invece è provvisto di qualsiasi porta USB 3.0 interna e può gestire "solo" 6 porte SATA2.
Il target delle schede madri socket FM1 con A75 è di circa 100 euro, mentre A55 è destinata a schede molto più economiche.
APU Trinity: La seconda generazione delle APU AMD
A più di un anno di distanza AMD presenta l'evoluzione delle APU Llano denominata Trinity.
Questa APU ha uno o due moduli core X86 (2 e 4 core) con architettura Piledriver costruiti con il processo produttivo a 32nm SOI, la cache L2 dovrebbe essere da 2MB per modulo.;
La GPU DX11 sarà aggiornata all'architettura VLIW 4-way utilizzata per le soluzioni Cayman (serie HD6900).
Architettura "Piledriver"
Piledriver rappresenta un evoluzione dell'architettura a moduli denominata "Bulldozer", il design di base con 2 core x86 in un modulo, le due unità di calcolo integer accompagnato da una in virgola mobile con due moduli a 128bit di precisione, rimane invariata compresa una cache L2 dedicata da 2/1MB (dipende dai modelli); come nella versione precedente manca una cache L3 presente invece nelle CPU serie FX.
Le novità dei core Piledriver sono varie ottimizzazioni rispetto a quanto adottato in Bulldozer tra qui le nuove istruzioni ISA, FMA3 (inclusa una fused multiply-add) e F16C(floating point 16-bit convert), il miglioramento dell'unità di branch prediction suddiviso in una struttura a due livelli, una rinnovata efficienza della cache L2 con particolare cura sulle latenze, un ingrandimento del istruction window e implememtazione un miglior hardware prefetch.
La L1 TLB (Translation Look-aside Buffer), è stata incrementata di dimensione rispetto all'architettura Bulldozer, infine è presente una più elevata efficienza complessiva dei core grazie ad miglioramenti allo scheduler integer e al calcolo in virgola mobile.
GPU con architettura VLIW4
Le APU Trinity avranno un evoluzione anche nella GPU integrata la quale avrà un architettura VLIW4 cioè la stessa di base per le soluzioni Radeon HD6900/6800; le soluzioni Llano montato una GPU con architettura VLIW5.
In linea generale WLIW4 offre prestazioni per mm² più elevate, un flow control migliorato e risultati di calcolo della GPU superiori rispetto a WLIW5; ci sono anche miglioramenti nel tassellatore hardware, gestione dei thread più efficiente e supporto al buffering.
La GPU più potente di Trinity (modelli A10) nome in codice "Devastator" ha 4 ALU per thread processor per un totale 384 ALU e 24 unità texture in totale, 6 engine SIMD ognuno con 4 unità texturee 16 thread processors; infine AMD ha inserito il VCE (Video Codec Engine) tecnologia introdotta con la serie HD7000 per la codifica in hardware H.264.
Novità anche sul fronte Northbridge (UNB) completamente ridisegnato dove ora i core X86 e GPU condividono lo stesso componente per lo scambio molto più efficiente della memoria RAM, ai sottosistemi I/O.
Turbo core 3.0
AMD ha introdotto nelle soluzioni Trinity il Turbo Core di terza generazione il quale ora può intervenire, oltre che sui core X86, anche sulla frequenza della GPU a seconda del carico di lavoro.
Socket FM2
-
Lista modelli Socket FM1
APU Llano Quad core
?A8-Series Socket FM1?
32nm SOI
Quad core
Core Llano
Step B0
GPU DX11
cache L2 1MB x 4
Memoria supportata
Dual channel DDR3
?A8-3870 Black edition - HD6550D?
Frequenza di clock
3.10Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
400
Frequenza di clock GPU
600Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
100W
Uscita prevista
Quarto trimestre 2011
?A8-3850 - HD6550D?
Frequenza di clock
2.90Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
400
Frequenza di clock GPU
600Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
100W
Uscita prevista
In commercio!
?A8-3820 - HD6550D?
Frequenza di clock
2.60Ghz
Frequenza Turbo Core
2.90Ghz
Stream Processor GPU
400
Frequenza di clock GPU
600Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
65W
Uscita prevista
Quarto trimestre 2011
?A8-3800 - HD6550D?
Frequenza di clock
2.40Ghz
Frequenza Turbo Core
2.70Ghz
Stream Processor GPU
400
Frequenza di clock GPU
600Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
65W
Uscita prevista
In commercio!
?A6-Series Socket FM1?
32nm SOI
Quad core
Core Llano
Step B0
GPU DX11
cache L2 1MB x 4
Memoria supportata
Dual channel DDR3
?A6-3670 Black Edition - HD6530D?
Frequenza di clock
2.80Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
320
Frequenza di clock GPU
443Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
100W
Uscita prevista
Quarto trimestre 2011
?A6-3650 - HD6530D?
Frequenza di clock
2.60Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
320
Frequenza di clock GPU
443Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
100W
Uscita prevista
In commercio!
?A6-3620 - HD6530D?
Frequenza di clock
2.30Ghz
Frequenza Turbo Core
2.60Ghz
Stream Processor GPU
320
Frequenza di clock GPU
443Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
65W
Uscita prevista
Quarto trimestre 2011
?A6-3600 - HD6530D?
Frequenza di clock
2.10Ghz
Frequenza Turbo Core
2.40Ghz
Stream Processor GPU
320
Frequenza di clock GPU
443Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
65W
Uscita prevista
In commercio!
APU Llano Triple core
?A6-Series Socket FM1?
32nm SOI
Triple core
Core Llano
Step B0
GPU DX11
cache L2 1MB x 4
Memoria supportata
Dual channel DDR3
?A6-3500 - HD6530D?
Frequenza di clock
2.10Ghz
Frequenza Turbo Core
2.40Ghz
Stream Processor GPU
320
Frequenza di clock GPU
443Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
65W
Uscita prevista
Quarto trimestre 2011
APU Llano Dual core
?A4-Series Socket FM1?
32nm SOI
Dual core
Core Llano
Step B?
GPU DX11
cache L2 1MB x 2
Memoria supportata
Dual channel DDR3
?A4-3500 - HD6410D?
Frequenza di clock
2.90Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
240
Frequenza di clock GPU
600Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600
TDP
65W
Uscita prevista
Quarto trimestre 2011
?A4-3420 - HD6410D?
Frequenza di clock
2.90Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
240
Frequenza di clock GPU
600Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600
TDP
65W
Quarto trimestre 2011
?A4-3400 - HD6410D?
Frequenza di clock
2.70Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
240
Frequenza di clock GPU
600Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600
TDP
65W
Quarto trimestre 2011
?A4-3300 - HD6410D?
Frequenza di clock
2.50Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
240
Frequenza di clock GPU
433Mhz
Hybrid Crossfire
Presente
Memorie Supportate
Dual channel DDR3-1333-1600
TDP
65W
Quarto trimestre 2011
?E2-Series Socket FM1?
32nm SOI
Dual core
Core Llano
Step B?
GPU DX11
cache L2 512MB x 2
Memoria supportata
Dual channel DDR3
?E2-3200 - HD6410D?
Frequenza di clock
2.40Ghz
Frequenza Turbo Core
Assente
Stream Processor GPU
160
Frequenza di clock GPU
433Mhz
Hybrid Crossfire
Assente
Memorie Supportate
Dual channel DDR3-1333-1600
TDP
65W
Quarto trimestre 2011
-
31.05.2011
Piattaforma "Colman" e "Deccan": le APU Mobile del 2012!
14.06.2011
Nuovo socket per le soluzione Trinity?
11.07.2011
In arrivo A6-3500 triple core Llano!
14.07.2011
AMD mostra Trinity in azione!
19.07.2011
In arrivo A8-3870 Black edition!
24.07.2011
K10stat 1.52 con supporto per le APU Llano!
25.07.2011
Socket FM2 per Trinity e Komodo!
01.08.2011
Nuovi modelli APU Llano in arrivo per il quarto trimestre 2011!
-
AMD Llano - Guida all'Overclock
By Iron
21.06.2011
bjt2 ha scritto:
Dunque. Leggendo il documento si nota subito che parla solo dei Llano mobile (forse quando usciranno quelli desktop aggiorneranno il documento). C'è un solo step ed è contrassegnato come B0. Ipotizzo che sia questo quindi lo step in vendita. C'è la solita filippica sugli errata fix e gli errata che devono essere visibili al SO e non ci sono errata gravi che richiedono dei fix. Tutti gli errata elencati successivamente hanno un "no fix planned", quindi non sono gravi... Suggested workaround è "nessuno", tranne dove indicato espressamente.57: errore lieve che consiste nel riportare in rari casi errori più gravi del dovuto nel caso di errori cache dati.
60: in alcuni casi un errore di parità nella cache dati viene erroneamente riportato come errore multiplo anzichè singolo.
77: mancata segnalazione di errore per call o jump far in casi che non si verificiano in realtà
230: errore nell'accesso a una precisa locazione di I/O se si effettua un accesso non allineato. Si suggerisce di farlo allineato (come sarebbe norma)...
250: problema con l'accesso in modalità compatibile dell'area I/O allocata per la VGA. Non grave.
297: come il 60 ma per la cache istruzioni.
343: problema di perdita dati quando la cache L2 è usata come meoria al BOOT dal BIOS (e quindi prima di abilitare il controller RAM). La soluzione è disabilitare una feature, probabilmente della cache, quando si usa la L2 come memoria. Ovviamente nell'operatività normale deve essere riabiliata.
361: in rarissimi casi una eccezione di debug è persa in codice in una macchina virtuale. Qualche eccezione debug può essere persa in codice che gira in una macchina virtuale. Evento rarissimo e di nessun impatto nell'uso normale.
366: problema di affidabilità con la memoria se si settano dei parametri del controller memoria lontano dai valori raccomandati da AMD. Soluzione: usare i parametri raccomandati da AMD...
418: problema di traduzione pagine in una macchina virtuale se l'host usa il PAE (quindi SO a 32 bit con oltre 4GB di RAM, sostanzialmente versioni linux o windows server) e se le pagine guest sono nella parte iniziale della memoria. La soluzione proposta è che l'Hypervisor in tal caso non memorizzi la tabella pagine ad inizio memoria... Problema poco grave.
430: se un core è in stato CC6, non rileva i cambiamenti del segnale A20M. Essendo un segnale legacy usato solo da sistemi operativi non multicore (sostanzialmente DOS, vecchi windows) non c'è alcun problema, perchè essendo il SO mono-core, non c'è null'altro che può cambiare lo stato di quel segnale.
432: se si fa un warm reset durante una fase di accesso DMA al reset potrebbe essere riportato erroneamente un errore DMA.
441: un errata che riguarda il debug. Per trasferire lo stack pointer in un registro di debug si deve usare la codifica esatta della istruzione in linguaggio macchina. Altre codifiche che sono legali ma non standard, possono far caricare il valore sbagliato nel debug register.
465: il primo comando di settaggio RAM dopo l'inizializzazione del controller può impiegare fino a 2.5ms per essere compeltato e quindi far andare in timeout il BIOS. Workaround: usare un timeout superiore ai 2.5ms.
470: se si fa un warm reset nell'istante preciso in cui si accede ai registri di configurazione del PCI express il sistema si blocca. Il workaround è settare dei registri in un dato modo (ci vorrebbe il documento con i registri per sapere se inficia le prestazioni, ma poichè c'è no fix planned presumo che non impatti le prestazioni) e particolare cautela se si deve riconfigurare un link PCIex.
474: la funzione di azzeramento della memoria potrebbe non scrivere zero. Il suggested workaround è una procedura particolare di scrittura di zero in cache e poi rilettura della stessa, prima di avviare la procedura di azzeramento memoria.
541: problema con il conteggio di alcune statistiche se la CPU entra nello stato CC6 prima della lettura delle stesse. Il suggested workaround è che i software che usano queste statistiche devono leggere i dati prima di mandare la CPU in stato CC6.
564: questo sembra un baco non da poco e riguarda un possibile malfunzionamento nel ritorno dalla stato CC6 se si verifica una SMI esattamente quando si sta eseguendo l'HLT per portare la CPU in stato CC6. Dice di contattare il proprio AMD rapresentative... :mbe:
565: ancora sull'IBS, ossia le statistiche di uso. I registri sono separati per ogni core. Se si settano i cores in modo diverso ci potrebbero essere problemi di conteggio. La soluzione è settare tutti i cores in modo uguale.
573: questo sembra un baco non da poco e riguarda un possibile malfunzionamento dopo l'istruzione FSINCOS (una istruzione legacy della FPU x87 che fa calcolare seno e coseno assieme, evidentemente poco usata, poichè esistono istruzioni separate per seno e coseno). Dice di contattare il proprio AMD rapresentative... :mbe:
596: il NB può essere messo per sbaglio in clock gating in rare circostanze in cui si sta facendo un prefetch causando la corruzione dei dati. Dice che non è stato osservato nei software commerciali, ma comunque il workaround è disabilitare il clock gating del NB.
In sostanza non ci sono errata gravi e lo step messo in commercio è quello B0
(ciò potrebbe spiegare i clock bassi)01.07.2011
-
Preview APU Llano
-XtremeHardware- AMD Llano A8-3850, prestazioni computazionali e grafiche delle APU Desktop
-XtremeHardware- AMD Llano A-series: Analisi dell'architettura
-Anandtech- ASRock A75 Extreme6 Review and Desktop Llano Overclocking
-Hothardware- AMD A8-3850 Llano APU and Lynx Platform Preview
-The tech Report- AMD's A8-3850 Fusion APU
-PC Perspective- AMD A8-3850 Llano Desktop Processor Review - Can AMD compete with Sandy Bridge?
-Hexus- AMD Llano Desktop A8-3850 review: banging on Intel's door
-Guru 3D- AMD A8-3850 APU review
-Tom's Italia- Recensione AMD A8-3850, Llano arriva su desktop con Lynx
-Hwupgrade- AMD A8-3850: la APU Llano per sistemi desktop
-Computerbase- Test: Grafica/Test:CPU (Sito in lingua tedesca)
-Hardware.fr- AMD A8-3850 : Le pari APU (Sito in lingua francese)
-Pure Overclock- AMD A8-3850 Llano APU
-Tweaktown- AMD A8-3850 (Llano) APU and A55/A75 Chipset Review
-
Mi stai facendo venire una mezza idea... Un articolo sulla revision guide? Che ne pensate?
-
bjt2 ha scritto:
Mi stai facendo venire una mezza idea... Un articolo sulla revision guide? Che ne pensate?
Sarebbe un ottima idea!
-
capitan_crasy ha scritto:
Sarebbe un ottima idea!
Mo chiedo ai gran capi...
-
In arrivo prossimamente la versione triple core della APU Llano modello A6-3500 basato sul socket FM1:
Come punteggio al bench 3D Mark la APU ha raggiunto i 5173 punti.
Le caratteristiche sono identiche al modello A6-3600 con un core disattivato stile K10 a 45nm...
?A6-Series Socket FM1?
32nm SOI
Triple core
Core Llano
Step B0
GPU DX11
cache L2 1MB x 4
Memoria supportata
Dual channel DDR3
?A6-3500 - HD6530D?
Frequenza di clock
2.10Ghz
Frequenza Turbo Core
2.40Ghz
Stream Processor GPU
320
Frequenza di clock GPU
443Mhz
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
65W
Uscita prevista
Coming soon
Per il momento non si conosce la data di uscita...
-
Capitano 3 giorni fà ti ho mandato un PM con i codici, l'hai letto?
-
bella info lab
-
Il sito legitreviews.com pubblica la notizie dove Rick Bergman ha mostrato in azione un notebook con una APU Trinity, edere delle soluzioni Llano.
La APU sarà basata sull'architettura Bulldozer di seconda generazione affiancata da una GPU DX11 con architettura VLIW4.
Le soluzioni Trinity sostituiranno gli attuali modelli Llano A8, mentre le soluzioni Weatherford sostituiranno i modelli Llano A6, infine le soluzioni Richland sostituiranno i modelli Llano A4.
Le nuove APU sono attese per la prima metà del 2012
-
Aspettiamo e vediamo un pò
-
Il sito donanimhaber.com pubblica la notizia dell'imminente uscita di una nuova APU Llano modello A8-3870:
?A8-3870 Black Edition - HD6550D?
Frequenza di clock
?3.10Ghz?
Frequenza Turbo Core
?Assente?
Stream Processor GPU
400
Frequenza di clock GPU
600Mhz
Memorie Supportate
Dual channel DDR3-1333-1600-1866Mhz
TDP
100W
Uscita prevista
Quarto trimestre 2011
La frequenza di clock dovrebbe essere di 3.10Ghz, mentre mancano informazioni sull'eventuale Turbo Core 2.0.
Questo modello è la prima APU Llano in versione Black Edition ovvero con il moltiplicatore sbloccato verso l'altro.
Il TDP sarà di 100W mentre la GPU integrata sarà HD6550, uguale al modello A8-3850.
A8-3870 è atteso per il quarto trimestre 2011.
-
chiisà il prezzo
-
sono ottimista sul prezzo...
Secondo me il costo sarà uguale all'attuale A8-3850, mentre quest'ultimo avrà un abbassamento di prezzo...
Non ne sono sicuro ma il nuovo modello di Llano potrebbe avere un nuovo step produttivo più adatto alle frequenze alte...
-
vedremo
-
-
considerando quanto lo uso sul mio notebook è un'ottima cosa, visto che reputo Llano per il segmento mobile un'ottima soluzione sopratutto sulla fascia medio bassa
-
confermo soprattutto per i consumi
Ciao! Sembra che tu sia interessato a questa conversazione, ma non hai ancora un account.
Stanco di dover scorrere gli stessi post a ogni visita? Quando registri un account, tornerai sempre esattamente dove eri rimasto e potrai scegliere di essere avvisato delle nuove risposte (tramite email o notifica push). Potrai anche salvare segnalibri e votare i post per mostrare il tuo apprezzamento agli altri membri della comunità.
Con il tuo contributo, questo post potrebbe essere ancora migliore 💗
Registrati Accedi